数字逻辑实验— 触发器的仿真.pdf

实验五触发器的仿真

一、实验内容

1．用VHDL语言设计D锁存器，并进行仿真与分析；

2．参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言

设计边沿触发式D触发器，并进行仿真与分析。

3．参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语

言设计边沿触发式JK触发器，并进行仿真与分析。

二、电路功能介绍及仿真

1．D锁存器

①用途：可以对多个输入信号进行选择。电视机里的频道转换开关就

是一个多路开关。

②逻辑框图

③逻辑功能表

ENDQQN

100

111

0×保持Q保持QN

④VHDL语言

libraryIEEE;

useIEEE.std_logic_1164.all;

entityD_latchis

port(

EN:inSTD_LOGIC;

d:inSTD_LOGIC;

nq,q:outSTD_LOGIC

--qn:outSTD_LOGIC

);

endD_latch;

architecturebvhofD_latchis

signalq_s,nq_s:STD_LOGIC;

begin

process(EN,d)

begin

ifEN=1then

q_s=d;

elsifEN=0then

q_s=q_s;

nq_s=nq_s;

endif;

q=q_s;

nq=nq_s;

endprocess;

endbvh;

⑤仿真波形图

2．边沿式D触发器（Positive-Edge-TriggeredDFlip-FlopswithPreset,Clearand

ComplementaryOutputs）

①逻辑框图

②逻辑功能表

INPUTsOUTPUTs

PRCLRCLKDQQN

01××10

10××01

00××1(失效)1(失效)

11↑110

11↑00