第四章脉冲幅度甄别和分析.pptVIP

逐次比较ADC道宽均匀器的原理用上述方法循环地从不加VH开始逐一加上VH、2VH一直到nVH，相应在变换后对应地减去附加上的数码作为最后输出经过大量信号变换之后，信号幅度Ui落在Vm到Vm+Vhm的信号加入各种大小附加信号的概率是相等的逐次比较ADC道宽均匀器的原理即：无附加信号，在m道变换，道宽为Vhm的概率为1/(n+1)附加信号VH，在(m+1)道变换，道宽为Vh(m+1)的概率为1/(n+1)附加信号nVH，在(m+n)道变换，道宽为Vh(m+n)的概率为1/(n+1)其平均道宽为：经过这样平均之后，各相邻道的道宽将趋于一致习题四：1、脉冲幅度甄别器的功能2、何谓多道脉冲幅度甄别器的积分非线性和微分非线性？3．在一个线性放电ADC中，若保持电容CH=1500pF，放电电流I=100μA，时钟频率为2MHz，若输入信号幅度为5.00V。试求出：ADC的道数，道宽和变换系数；若时钟频率为100MHz，其他参量不变，那么它的道数，道宽和变换系数呢？4、ADC的死时间是什么？线性放电ADC和逐次比较ADC的死时间各由什么决定？FlashADCFlashADC原理FlashADC，又称为一次直接比较法ADC，其实质上是由m个甄别器组成，每个甄别器间阈值差为VH，每相邻二个甄别器组成一个微分甄别器串联相接当输入信号落在某一个阈值间隔范围之内，相应的微分甄别器就产生输出，经过编码电路后，以二进制关系并行输出FlashADCFlashADC的特点对任何幅度信号只作一次与阈值电平进行比较，就可产生数码输出，速度极快量化电平数即道数，不能很大各甄别器之间阈值差不能保证很一致，即微分非线性较差分段ADC分段ADC原理尽管单个FlashADC的分辨率不能做的很高，但如果将其用做ADC系统分段的子部分，那么整个ADC系统就能具有较高的分辨率，这样构成的ADC就称为分段ADC分段ADC分段ADC原理上图是基于2个4位FlashADC构成的8位分段ADC框图当信号输入时，先通过第一个FlashADC进行数字化，其输出的结果在送入输出寄存器的同时加载到DAC的输入DAC的输出与采样保持的模拟输入相减，得到的残留信号经放大后送入第二个FlashADC两个FlashADC的输出组合成最终的8位输出结果若残留信号范围不能严格覆盖第二个FlashADC的转换范围，就会产生非线性，或发生丢码的情况分段ADC分段ADC原理基于数字校正技术的分段ADC结构框图分段ADC分段ADC原理该结构使用1个6位ADC和1个7位ADC来实现12位的输出当信号输入时，若第一级转换没有误差，则通过加法放大器加到第二级7位ADC的残留信号不会超过ADC转换范围的一半第二级ADC的其余范围用于误差校正逻辑，以校正传统分段ADC转换结构中固有的大多数输出数据误差由于数字误差校正并不能校正DAC误差，因此用于加法输入的6位DAC必须具有优于12位的精度分段ADC分段ADC原理在第一级转换进行时，第二个SHA电路延迟第一个SHA的采样保持输出，以便使吞吐量最大化第三个SHA电路用作抗尖峰残留输出，从而在7位ADC的完整转换周期内作出判决第一级ADC的数字输出经过移位寄存器缓存后，最终与第二级ADC的输出在误差校正逻辑进行组合、同步这种多级转换的ADC也称为流水线ADC分段ADC分段ADC原理只要第一级的残留信号进入第二级ADC的范围，这种误差校正方式可以将第一次转换过程中产生的误差，包括ADC增益、偏移、线性误差等，进行校正，使其不影响总的ADC传递特性的线性度但最后一次转换误差，以及残留信号放大器本身的线性误差或增益误差，将不会被校正，并会在总的ADC传递函数中体现每级一比特ADC每级一比特ADC原理每级一比特ADC总体结构框图每级一比特ADC每级一比特ADC原理当信号输入时，SHA在转换周期内保持输入信号幅度不变每级电路输出1bit结果，并将残留输出输入到下一级最后一级，用比较器进行检测并输出最后1bit数据实现单个二进制位转换的基本电路，包括一个增益为2的放大器，一个比较器和一个1bitDAC每级一比特ADC每级一比特ADC原理用比较器检测输入的过零点，其输出就是二进制位的输出同时比较器的输出切换1bitDAC的输出，并与放大器的输出相加，然后把所得的残留输出加到下一级电路每级一比特ADC每级一比特ADC原理上述结构的问题在于残留输出波形的不连续性根据绝对值放大器原理提出了一种改进结构每级一比特ADC每级一比特ADC原理改进结构中，比较器同时检测输入信号的极性，并由此决定总的电路增益是+2或-2，参考电压与开关输