实验六触发器逻辑功能测试及转换（1）.pdfVIP

君子忧道不忧贫。——孔丘

实验六触发器逻辑功能测试及转换

一、实验目的

1．掌握SR锁存器，JK、D触发器的逻辑功能。

2．掌握集成触发器逻辑功能及使用方法。

3．熟悉触发器之间相互转换的方法。

二、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以

从一个稳定状态翻转到另一个稳定状态。它是一个具有记忆功能的二进制信息存贮器件，是构成各

种时序电路的最基本逻辑单元。

1．SR锁存器

图6-1是由两个与非门交叉耦合构成的SR锁存器，它不需要触发信号触发，是由低电平信号

S′

直接控制完成的。SR锁存器具有置“0”、置“1”和“保持”三种功能。通常称为置位端或置1

D

S′R′R′R′S′

输入端，因为=0（=1）时触发器被置“1”；为复位端或置0输入端，因为=0（=1）

DDDDD

S′R′S′R′

时触发器被置“0”；当==1时状态保持；==0时，触发器状态不定，应避免此种情况

DDDD

发生，表6-1为SR锁存器的功能表。表6-1

SR锁存器也可以用两个“或非门”组成，此时为高电平触发有S′R′QQ*

DD

效。′

S1100

DQ

1111

0101

0111

′Q′

R1000

D

1010

图6-1SR锁存器电路结构0001①

2．JK触发器