《电子技术》课件第7章.ppt

【例7.7.1】设计一个三人表决电路,并以与非门实现。解:(1)设A、B、C为输入变量;“1”表示同意,“0”表示不同意;Y为输出变量,“1”表示通过,“0”表示否决。(2)根据功能要求,列出真值表,如表7.7.1所示。(3)写出逻辑表达式,化简,并转换成与非表达式:(4)作出逻辑图,如图7.7.1所示。图7.7.1例7.7.1逻辑图7.7.2采用中规模逻辑电路设计组合逻辑电路除了可采用小规模集成电路设计以外,还可以采用中规模集成器件进行设计。采用中规模集成电路设计的特点如下:(1)实践中大都用中规模器件设计。(2)可以先选合适的器件,再进行设计。(3)可以采用积木式拼凑法设计。(4)最简化不是唯一目标。(5)中规模电路已经成为标准宏电路,在大规模或者可编程器件设计时调用。(6)中规模器件的价格与生产量相关,不一定电路复杂价格就高。用中规模集成器件设计组合逻辑电路时,“最合理”指的是:使用的中规模集成器件的片数最少,种类最少,而且连线最小。与采用小规模集成器件设计相比,其设计步骤既有相同之处,又有不同之处。其中,不同之处是:组合逻辑电路设计中的第三步化简(或变换)逻辑函数,即采用中规模集成器件设计时不需要化简,只需要变换。因为每一种中规模集成电路器件都有它自己特定的逻辑表达式,所以采用这些集成器件设计电路时,应该将待实现的逻辑函数式变换成与所使用的集成器件的逻辑函数式相同或相似的形式,其余的步骤是相同的【例7.7.2】用74LS138设计全加器。解:由前面全加器的真值表和结果得出:连线如图7.7.2所示。图7.7.2例7.7.2逻辑图【例7.7.3】用4选1数据选择器74LS153实现逻辑函数。解:因为74LS153的表达式为所以应该把待实现的逻辑函数变换成与74LS153的表达式相同的形式。比较两式可以看出,需要令C0=0、C1=C、C2=C、C3=1,B=B,A=A。画出连线图,如图7.7.3所示。图7.7.3例7.7.3逻辑图本章小结(1)组合逻辑电路的特点是:任何时刻的输出仅取决于该时刻的输入,而与电路原来的状态无关;组合逻辑电路是由若干逻辑门组成的。(2)组合逻辑电路的分析方法:写出逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。(3)组合逻辑电路的设计方法:列出真值表→写出逻辑表达式→逻辑化简和变换→画出逻辑图→选择元器件。(4)本章着重介绍了具有特定功能的、常用的一些组合逻辑电路,如编码器、译码器、数据选择器、数据分配器、比较器、全加器等,介绍了它们的逻辑功能、集成芯片及集成电路的扩展和应用。其中,编码器和译码器功能相反,都设有使能控制端,便于多片连接扩展;数据选择器和分配器功能相反,用译码器和数据选择器可实现逻辑函数和组合逻辑电路;数值比较器用来比较数的大小,实现算术运算。习题七7.1试分析题7.1图所示的各组合逻辑电路的逻辑功能。题7.1图7.2试分析题7.2图所示的各组合逻辑电路的逻辑功能,写出函数表达式。题7.2图7.3采用与非门设计下列逻辑电路:(1)三变量非一致电路;(2)三变量判奇电路(含1的个数);(3)三变量多数表决电路。7.4用74LS138实现逻辑函数:(1)Y1(A,B,C)=∑m(3,4,5,6)。(2)设计一个三变量的举重裁判器。7.5仿照全加器的设计方法,试设计一个全减器。(采用74LS138)2)集成电路74LS48图7.4.6为显示译码器74LS48的管脚排列图,表7.4.3所示为74LS48的逻辑功能表,它有三个辅助控制端L图7.4.674LS48的管脚排列图为试灯输入:当=0,=1时,若七段均完好,则显示字形是“8”;当=1时,译码器方可进行译码显示。常用于检查74LS48显示器的好坏。用来动态灭零,当=1,且=0,输入A3A2A1A0=0000时,=0,使数字符的各段熄灭。为灭灯输入/灭灯输出;当=0时,不管输入如何,数码管不显示数字。为控制低位灭零信号,当