基于ISE5.2的输入方法课件.pptVIP

基於ISE5.2的設計輸入方法3.1基於ISE5.2的設計輸入方法設計輸入（DesignEntry）是FPGA設計的第一步，設計輸入完成對電路或電路功能的描述。Xilinx公司開發的的ISE5.x(IntegratedSoftwareEnvironment)FPGA/CPLD用戶開發集成環境為FPGA設計者提供了多種輸入方法，主要有原理圖（schematic）輸入，VHDL/Verilog語言描述，狀態圖輸入，IP核複用等。

——原理圖輸入FPGA系統設計與實踐基於ISE5.2的設計輸入方法3.1.1原理圖輸入原理圖輸入是FPGA設計中一個比較直觀的輸入方法。頂層設計採用原理圖輸入有利於對整個系統的把握。1.啟動ISE5.2“開始”?“程式”?“XilinxISE5”，在下拉子菜單中點擊ProjectNavigator啟動ISE5.2。啟動後的ProjectNavigator如圖所示。2.建立工程（1）選擇File?Newproject，跳出Newproject對話框，如下圖所示。2.建立工程（2）如上圖所示鍵入工程名和工程路徑。（3）如上圖所示在ProjectDeviceOption中選擇相應的目標器件。DeviceFamily欄選擇器件的系列，Device欄選擇器件的型號，Package欄選擇器件的封裝，SpeedGrade欄選擇器件的速度類型，DesignFlow欄選擇設計流程。如果不做特別申明，本書基於ISE5.2的所有設計都將選用如圖所示的目標器件。3.建立原理圖輸入原始檔案選擇Project?Newsource，或者在SourcesinProject窗口中單擊滑鼠右鍵，選擇Newsource，跳出“新建工程設計檔”對話框。新建Schematic檔如右圖所示，選擇Schematic，然後在File中鍵入檔案名half_add，檔將存於Location中所示的位置。生成的ECS工作環境4.原理圖輸入下麵以一個簡單的半加器為例介紹如何在ISE5.2中使用原理圖輸入：假設半加器的輸入為A和B，輸出為S（和）和CO（進位）。由半加器的真值表（如下表）得到半加器的輸入輸出的關係邏輯運算式為：S=AxorBCO=AandB半加器真值表輸入輸出ABSCO0000011010101101分類窗口原理圖符號4.原理圖輸入可以看到ECS的Symbols選項介面中有Categories（分類窗口）和Symbols（原理圖符號）窗口。Xilinx的原理圖庫中有大量的原理圖符號可供選擇，為畫原理圖提供了方便。Categories中對所有的原理圖進行了分門別類，有Buffer(緩衝器)，Comparator(比較器)，counter(計數器)，Decoder(解碼器)，Flip_Flop（寄存器），Latch(鎖存器)，Logic(邏輯門)等。由於半加器用到了異或門和與門，所以選擇Logic。滑鼠單擊Logic使其高亮，這時會在Symbols窗口中出現了很多邏輯門的名稱。設計需要的是一個兩輸入的異或門（xor2）和一個兩輸入的與門(and2)。在Symbols窗口中找到and2然後選擇Add?Symbol，於是滑鼠上出現了and2的原理圖符號，在繪圖區中單擊滑鼠左鍵便可以將“and2”放在任何地方。或者也可以在Symbols窗口中單擊“and2”也可以完成原理圖符號的放置。同樣的方法放置好“xor2”。單擊工具欄中的可以放大顯示。放大後如圖所示。原理圖符號的放置畫好連線的原理圖放置好了原理圖，下一步就是根據邏輯運算式進行電氣連線。單擊工具欄中的或者選擇Add?Wire，然後如下圖所示畫好連線。電氣連線單擊工具欄中的或者選擇Add?I/OMarker都可以在相應的節點放置出輸入輸出