存储系统练习题(答案).pptVIP

因为DRAM是破坏性读出，必须不断地刷新。(错)01RAM中的任何一个单元都可以随时访问。(对)02ROM中的任何一个单元不能随机访问。(错)03一般情况下，ROM和RAM在主存储器中是统一编址的。(对)04在当今的计算机系统中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O发出的。(对)05EPROM是可改写的，因而也是随机存储器的一种。(错)01DRAM和SRAM都是易失性半导体存储器。(对)02Cache存储器的内容是执行程序时逐步调入的。(对)03双端口存储器在左右端口数据码相同的时候会发生读/写冲突。(错)04计算机的存储系统采用分级存储体系的目的是解决存储容量、价格和存取速度之间的矛盾。(对)05双端口存储器是并行存储器的一种。(错)06SRAM，DRAM，Cache，磁盘，光盘通常情况下SRAM由哪几部分组成？简述各部分的作用。指出下列存储器哪些是易失性的？哪些是非易失性的？哪些是破坏性读出的？哪些是非破坏性读出的？01存储体，地址译码驱动电路，I/O电路（读写电路），控制电路。与SRAM相比，DRAM在电路组成上有什么不同之处？解答要点：02三、综合题DRAM还要有动态刷新电路；01另外，一般DRAM地址引线一般只有一半（约），用RAS、CAS来区分接收的是行地址或列地址；02DRAM没有CS引脚，芯片扩展时用RAS（、CAS）代替其作用。03【解答】4、设有存储器容量为1MB，字长为32位，若按以下方式编址，请写出地址寄存器、数据寄存器各为多少位？编址范围为多大？（1）按字节编址；（2）按半字编址；（3）按字编址。【解答】（1）20，32，0~（1M-1）（2）19，32，0~（512K-1）（3）18，32，0~（256K-1）A9~A0CS2114-1WEI/O3~I/O0A9~A0A9~A0A9~A0CSCSCS2114-22114-32114-4WEWEWEI/O3~I/O0I/O3~I/O0I/O3~I/O0与与与…………R/WD7┇D0A15A14~A10A9~A0CPUMREQ5、有4片Intel2114芯片，如图连接。问：第5题图4片2114的连接（1）图示的连接组成了几部分存储区域？共有多大的存储容量？字长是多少？【解答】图中组成了两部分存储区域；容量为2K×8，即字长8位。（2）写出每部分存储区域的地址范围。【解答】第1、2片2114地址范围是——FC00H~FFFFH（A15~A10=111111）；第3、4片2114地址范围是——7C00H~7FFFH（A15~A10=011111）。说明图中存储器的地址是否连续，若不连续，怎样修改才能使存储器的地址是连续的？【解答】图中存储器的地址不是连续的；可以将图中的A15与A10接线颠倒一下，原来的7C00H~7FFFH（A15~A10=011111）就变为F800H~FBFFH（A15~A10=111110），与另一部分FC00H~FFFFH成为地址连续的存储器。某DRAM芯片内部的存储元为128×128结构。该芯片每隔2ms至少要刷新一次。且刷新是顺序对128行的存储元进行的。设存储周期为500ns。求其刷新的开销（也即进行刷新操作的时间所占的百分比）。01【解答】02500×128=64000ns0364/2000=3.2%047、试用Intel2116（16K×1位DRAM，逻辑符号如图）构成64K×8bit的存储器，该存储器采用奇偶校验。（1）求共需要多少片2116芯片？（2）画出存储体连接示意图；（3）写出各芯片RAS*和CAS*的形成条件；RAS*CAS*A6~A0WE*16K×1bitDinDoutIntel2116（4）若芯片内部存储元排列成128×128的矩阵，芯片刷新周期2ms，采用异步刷新方式，问存储器的刷新信号周期是多少？【解答】（1）16K×1位——64K×8位作8片位扩展得16K×8的模板；再用4块该模板进行字扩展得64K×8的存储器。∴共需要（8+1）×4=36片2116芯片。（2）存储器连接示意图如下：RAS*CAS*A6~A0