嵌入式系统基础教程第05讲第3章JTAG技术.pptVIP

扫描链0单元2008年3月14日南京大学计算机系*编号信号类型编号信号类型1~32D[0]~D[31]输入/输出41BL[0]输入33BREAKPT输入42BL[1]输入34NENIN输入43BL[2]输入35NENOUT输出44BL[3]输入36LOCK输出45DCTL输出37BIGEND输入46nRW输出38DBE输入47DBGACK输出39MAS[0]输出48CGENDBGACK输出40MAS[1]输出49nFIQ输入扫描链0单元(续1)2008年3月14日南京大学计算机系*编号信号类型编号信号类型50nIRQ输入59nMREQ输出51nRESET输入60SEQ输入52ISYNC输入61nTRANS输入53BRGRQ输入62CPB输入54ABORT输入63nM[4]输出55CPA输入64nM[3]输出56nOPC输出65nM[2]输出57IFEN输入66nM[1]输出58nCPI输出67nM[0]输出扫描链0单元(续2)2008年3月14日南京大学计算机系*编号信号类型编号信号类型68nEXEC输出69ALE输出70ABE输入71APE输入72TBIT输出73nWAIT输入74~105A[31]~A[0]输出106~113ICE-RT信号扫描链12008年3月14日南京大学计算机系*扫描链1：有33个扫描单元，包括ARM核的数据总线和一个断点控制信号。这是一条很有用的链，通过控制这条链，可以控制ARM核执行指定的指令，从而实现对ARM的内部寄存器、协处理器以及外部存储器的读写操作。扫描链1（续）2008年3月14日南京大学计算机系*扫描链1的前32位用于数据值，加上在BREAKPT内核输入上的扫描单元。第33位有如下4个用途：在正常INTEST测试条件下，允许将已知值扫描到BREAKPT的输入。在EXTEST测试条件下，捕获从系统加到BREAKPT输入的值。在调试期间，第33位的值决定在执行指令之前ARM7TDMI核是否同步回系统速度。ARM7TDMI核进入调试状态后，该位第一次被捕获并被扫描输出。其值告诉调试器内核是否由断点(位[33]清零)或由观察点(位[33]置位)进入调试状态。扫描链22008年3月14日南京大学计算机系*ScanChain2共有38个扫描单元，通过控制EmbeddedICE宏单元，实现对ARM执行指令的断点、观察点的控制。从TDI到TDO的扫描链次序如下：读/写；寄存器地址位[4]-位[0]；数据值位[31]-位[0]。123453.4.6嵌入式ICE-RT逻辑2008年3月14日南京大学计算机系*嵌入式ICE-RT逻辑也称为EmbeddedICE或者EmbeddedICE-RT，其主要功能是为ARM7TDMI核提供集成的在线调试支持。ARM公司的片上测试部件。使用ARM7TDMI的TAP控制器来控制嵌入式ICE-RT逻辑的串行数据输入。下图给出了内核、嵌入式ICE-RT逻辑和TAP控制器之间的关系。图中仅显示了有关的信号。嵌入式ICE-RT连线结构图2008年3月14日南京大学计算机系*嵌入式ICE-RT逻辑的组成2008年3月14日南京大学计算机系*01调试通信通道DCC(DebugCommunicationsChannel)。嵌入式ICE-RT逻辑的组成如下：2个实时观察点单元；3个独立的寄存器：调试控制寄存器、调试状态寄存器、中止状态寄存器；020304嵌入式ICE-RT逻辑的组成（续）2008年3月14日南京大学计算机系*可以编程1个或2个观察点单元来暂停内核程序的执行。当编程进入嵌入式ICE-RT的值与当前出现在地址总线、数据总线和各种控制信号的值匹配时，暂停执行。02调试控制寄存器和调试状态寄存器提供嵌入式ICE-RT操作的所有控制。在选择监控模式时使用中止状态寄存器。01EmbeddedICE的数据结构2008年3月14日南京大学计算机系*EmbeddedICE是集成在ARM内核中的嵌入式ICE仿真器。其结构如下图所示。通过对EmbeddedICE的控制，对EmbeddedICE中寄存器的读取，可以获得ARM内核的状态，为程序设置断点以及读取Debug通讯通道。EmbeddedICE的串行数据长度是38位，包括：32位