原创力文档- 1、本文档共86页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
第五章总线;本章主要内容;12.1总线的概念;1.什么是总线;指令系统与寻址方式的重要性;总线分类;;8;;总线的性能指标;1.CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽64bit，则FSB带宽为多少？
400×(64/8)×4=1.28GB/s
或800×(64/8)×4=2.56GB/s
2.PCI总线频率为33.3MHz，位宽32/64bit，总线周期数为1，则PCI总线带宽为多少？33.3×(32/8)×1=133MB/s
或33.3×(64/8)×1=266MB/s;常见的几种总线组织形式;AMBA2.0总线结构图;ARM处理器核;2.总线的作用;3.总线的特性;4.总线标准;;5.总线的组成;5.总线的组成（续）;5.总线的组成（续）;5.总线的组成（续）;12.2系统总线;ISA总线的主要性能指标;ISA总线的接口信号;12.2.2EISA总线;;12.2.3PCI总线;PCI总线的特点;PCI总线的特点（续）;2.PCI总线的系统结构;3.PCI总线的主要性能;4.PCI总线的信号定义;5.PCI总线的应用;12.3外部总线;常用串行总线比较;1.RS-232C的引脚定义;表12-29针RS-232C连接器引脚;2.RS-232C的连接;3.RS-232C的电气特征;;MAX232的封装和应用电路图;RS-422/423、485标准;12.3.2USB总线;1.USB接口的特点;（1）USB引脚功能;USB引脚信号;（2）USB硬件结构;USB主机;USB设备;USB集线器;USB工作原理;USB工作原理（续）;（2）USB的数据传输;SPI:SerialPeripheralsInterface;CAN：ControllerAreaNetwork;汽车系统;;第五章存储器系统;不同的存储原理;不同的读写策略;堆栈的生成方式;静态RAM芯片的引脚特性;产品出厂时存的全是1，用户可一次性写入，即把某些1改为0。但只能一次编程。;紫外线可擦除ROM(UVEPROM);写入（写0）;快闪存储器(FlashMemory);半导体存储芯片的主要技术指标;存储容量单位;现代计算机的四级存储结构：
寄存器＋Cache＋主存＋辅存;现代计算机中的多级存储器体系结构;;寄存器组
特点：读写速度快但数量较少；其数量、长度以及使用方法会影响指令集的设计。
组成：一组彼此独立的Reg，或小规模半导体存储器。
RISC：设置较多Reg，并依靠编译器来使其使用最大化。
Cache
高速小容量(几十千到几兆字节)；
借助硬件管理对程序员透明；
命中率与失效率；
主（内）存
编址方式：字节编址
信息存放方式：大/小端系统、对齐方式
辅（外）存
信??以文件(file)的形式存放，按块为单位进行存取。
虚拟存储技术;cache的功效;存储芯片的选择;内（主）存储器的基本结构;存储芯片的位扩展;存储芯片的字扩展;存储芯片的字、位同时扩展;两级物理地址译码方案;假设某系统地址总线宽度为20bit，现需要将0C0000H~0CFFFFH地址范围划分为8个同样大小的地址空间，提供给总线上的8个模块，试设计相应的译码电路。;全译码电路的实现;部分译码方式;线译码方式;;三种译码方式的比较
文档评论（0）