低功耗Sigma-Delta调制器的研究与设计.pdf

摘要

随着5G、人工智能、电子汽车、医疗仪器等新兴领域的快速发展，模数转换器（Analog

toDigitalConverter，ADC）的需求量也在急速增长，不同应用场景对信号处理需求的不同，

推动着模数转换器的更新与迭代。Sigma-DeltaADC以精度高、应用范围广的特点在众多模数

转换器中占据绝对优势，其调制器部分运用了过采样与噪声整形技术，令ADC能获得较高的

精度。然而为满足Sigma-DeltaADC的更高精度需求，Sigma-Delta调制器结构逐渐复杂，电

路功耗不断增加，因此，本文设计了一种高精度与低功耗的单环二阶6bits量化器Sigma-Delta

调制器电路，提出了三个提高调制器精度与降低功耗的改进方法。

（1）Sigma-Delta调制器中存在大量开关电路，而传统栅压自举采样开关存在自举通路

寄生电容电荷共享效应、MOS管导通关断过程中沟道电荷注入以及由于寄生电容引起的时钟

馈通等非理想因素，限制了调制器电路精度。针对以上问题，本文提出了一种改进型采样开

关，与传统栅压自举采样开关结构相比较，新结构改变了自举通路开关管控制信号位置，减

少开关管栅级寄生电容，削弱沟道电荷注入、电荷共享效应以及时钟馈通现象，提高调制器

电路精度；同时改进型采样开关省去了传统结构的电压倍增电路，减小了电路功耗。

（2）由于电路的工艺制造偏差，使Sigma-Delta调制器中的多比特量化器在工作过程中

引入失调电压，导致调制器积分过程中发生过载现象，严重影响其精度。针对以上问题，本

文采用在量化器电路中添加扩展电容阵列的方法，对失调电压进行采样、量化与抵消，从而

实现量化器失调电压的自校正，提高Sigma-Delta调制器电路的精度。

（3）设计一种新的基于SAR量化的Sigma-Delta调制器电路结构，完成高精度与低功耗

的噪声调制工作。新的电路结构采用改进型采样开关替换传统采样开关，提高调制器采样精

度，降低调制器功耗；应用带失调自校正技术的逐次逼近式量化器替代传统调制器电路中

Flash结构量化器，并给出了逐次逼近式量化器与调制器的整合方式，与多比特Flash结构量

化器相比较，逐次逼近式结构量化器只需一个比较器就可完成多比特量化工作，从而极大的

降低Sigma-Delta调制器电路功耗。

整体电路在Cadence平台下，采用DONGBU0.18μmCMOS工艺完成了Sigma-Delta调

制器的整体电路与版图设计，核心版图尺寸为1213μm×689μm。仿真实验结果表明，在5V

电源电压供电情况下，调制器的静态功耗仅为20.71mW，采样频率5.12MHz，信号带宽5KHz

内的有效位数达到19.2位，以上结果基本满足设计要求。

关键词:Sigma-DeltaADC，模数转换器，过采样，噪声整形，栅压自举采样开关

Abstract

Withtherapiddevelopmentofemergingfieldssuchas5G,artificialintelligence,electronic

vehicles,andmedicalinstruments,thedemandforAnalog-to-Digitalconvertersisalsogrowing

rapidly,anddifferentrequirementsforsignalprocessingindifferentapplicationscenariosare

promotingtheupdateanditerationofAnalog-to-Digitalconverters.AsakindofAnalog-to-Digital

converter,Sigma-DeltaADCusesoversamplingandnoiseshapingtechnologiesinitsmodulatorpart

sothatitcanobtainhighaccuracy,whichmakesitbe