可编程逻辑器件和IP核.pptVIP

典型CPLD结构图

（Altera公司MAX7000系列）典型FPGA结构图

（赛灵思公司Virtex系列）主流CPLD/FPGA开发工具*曲阜师范大学计算机科学学院*流行的CPLD/FPGA开发工具主要来自PLD生产商。例如：Xilinx公司的Foundation；Altera公司的SynplifyPro；Lattice公司的ISPSynario；此外还包括第三方公司提供的EDA软件。01这些工具都属于集成开发环境，集成了编译、仿真、测试、下载等工具。02下面简单介绍三个开发工具：MAX+PLUSII、QuartusII和SynplifyPro。03MAX+PLUSII*曲阜师范大学计算机科学学院*MAX+PLUSII是Altera公司推出的的第三代PLD开发系统，具有开放界面，可与其他工业标准的EDA工具相连接；提供与结构无关的设计环境，可以在多种硬件平台环境下运行；提供丰富的逻辑功能库供设计人员调用；支持各种HDL语言的设计输入，包括VHDL、Verilog和Altera公司自己的硬件描述语言AHDL。MAX+PLUSII适合初学者使用。QuartusII*曲阜师范大学计算机科学学院*QuartusII是Altera公司的第四代PLD开发系统，主要用于设计6万～100万门的大规模FPGA/CPLD，是第1个支持基于知识产权（IP）系统设计的软件；它是在MAX+PLUSII基础上升级产生的，基本操作与MAX+PLUSII有相似之处。软件运行界面如下图所示。QuartusII界面图*曲阜师范大学计算机科学学院*QuartusII的特点*曲阜师范大学计算机科学学院*使用QuartusII可完成从设计输入、逻辑综合、仿真到下载的整个设计过程，而且QuartusII也可以直接调用SynplifyPro、LeonardoSpectrum以及ModelSim等第三方EDA工具来完成设计的逻辑综合和仿真。QuartusII支持多种设计输入方式。它与MATLAB和DSPBuilder结合可以进行基于FPGA的DSP系统开发，方便且快捷；还可以与SOPCBuilder结合，实现SOPC系统的开发。12SynplifyPro*曲阜师范大学计算机科学学院*SynplifyPro或者Synplify是由位于美国加州Sunnyvale的Synplicity公司推出的专门用于可编程器件FPGA/CPLD的逻辑综合工具，它支持VerilogHDL和VHDL高层次设计描述，在综合优化方面性能优异，应用广泛。01SynplifyPro或者Synplify支持Verilog1364－1995标准和VHDL1076－1993标准，能以很高的效率将Verilog/VHDL设计文件转换为针对选定器件的标准网表，并提供相应设计环境的配置文件，在逻辑综合后还可以生成Verilog和VHDL仿真网表，以便对原设计进行功能仿真。02可编程逻辑器件设计流程*曲阜师范大学计算机科学学院*2.5系统级芯片*曲阜师范大学计算机科学学院*硅知识产权和知识产权核（IP核）01系统芯片02IP核标准化基础03IP核形态与优选原则04知识产权与硅知识产权*曲阜师范大学计算机科学学院*知识产权（IP：IntellectualProperty）包含版权、商标、专利权、集成电路布图设计和植物品种权等。本课程讲解的知识产权主要涉及集成电路布图设计。通常称这一类知识产权为硅知识产权（SiliconIntellectualProperty）。下面对术语IP如果不特别说明，均指硅知识产权或者集成电路布图设计的知识产权。IP历史溯源*曲阜师范大学计算机科学学院*IP的最初出现大约在20世纪90年代初。为了降低成本，减少重复开发工作量，集成电路制造商将合格的经过验证的电路设计结果文件存储在所谓函数库的数据库中，供设计师在日后进行类似设计中再利用。目前，集成电路设计行业中广泛使用了函数库，从而有效地提高了工作效率。函数库中主要有三种类型的库文件，即逻辑门级库文件，寄存器传输级库文件和行为级库文件。IC设计中的核与核库文件*曲阜师范大学计算机科学学院*当设计师进行系统级IC设计时，不再对行为级库文件的内部电路进行设计，往往直接把行为级库里的部件文件当作IC子模块加以调用。这些先前完成的IC设计部件作为整个IC电路一部分实现形式存在，具有固定的不可再分解的功能特性。于是，称之为核（Core），从而部件级库文件就称为