《电子技术基础》课件2.pptVIP

*************************************触发器基本SR锁存器由两个交叉耦合的与非门或或非门构成，具有两个稳定状态，可记忆一位二进制信息钟控RS触发器在SR锁存器基础上增加时钟控制，只在时钟有效时才响应输入变化，提高时序控制精度主从RS触发器由两级锁存器级联组成，避免了直通现象，使状态变化严格按时钟边沿发生JK触发器改进的RS触发器，解决了RS触发器的禁用状态问题，当J=K=1时实现翻转功能触发器是具有记忆功能的基本时序逻辑单元，能够存储一位二进制信息。RS触发器是最基本的触发器，有两个输入S(置位)和R(复位)，当S=1,R=0时，输出Q=1；当S=0,R=1时，输出Q=0；当S=R=0时，维持原状态；当S=R=1时为禁用状态，可能导致不确定结果。JK触发器是对RS触发器的改进，解决了禁用状态的问题。当J=K=1时，输出翻转；其他输入组合与RS触发器相同。JK触发器具有功能完备性，可以通过适当连接实现其他类型的触发器。现代数字系统中广泛使用边沿触发的触发器，它们只在时钟的上升沿或下降沿时刻采样输入信号，大大提高了系统的同步性和可靠性。D触发器和T触发器D触发器数据型(D)触发器只有一个数据输入D和一个时钟输入CLK。在时钟有效边沿到来时，输出Q等于D的值，实现数据的采样和保持功能。这种看到什么就记住什么的特性使D触发器成为最常用的数据存储元件。D触发器可以通过一个JK触发器和一个非门实现：将D同时连接到J和K的非门输入。它也可以直接用两个D锁存器构成主从结构，避免直通现象。T触发器开关型(T)触发器有一个触发输入T和一个时钟输入CLK。当T=0时，时钟脉冲到来，保持原状态；当T=1时，时钟脉冲到来，输出翻转。T触发器特别适合构成二进制计数器和分频电路。T触发器可以用一个JK触发器实现：将T同时连接到J和K。也可以用一个D触发器实现：将T与当前输出Q的异或结果接入D输入。通常集成电路中没有独立的T触发器，而是通过配置JK或D触发器实现其功能。时序逻辑电路结构组成包含组合逻辑部分和存储部分(触发器)，通过反馈形成系统状态分析方法通过状态图、状态表和时序图理解电路行为和时序关系设计方法从功能需求到状态分配，确定状态转换和输出逻辑，实现电路时序逻辑电路的输出不仅取决于当前输入，还取决于电路的历史状态。它由组合逻辑电路和触发器等存储元件组成，具有记忆功能。根据时钟信号的使用方式，时序电路可分为同步时序电路和异步时序电路两大类。同步时序电路中，所有触发器都由同一个时钟信号控制，状态变化严格发生在时钟边沿，分析和设计相对简单，抗干扰能力强，是现代数字系统的主流。异步时序电路中，触发器的时钟信号来自其他触发器的输出或外部非周期信号，响应速度快但容易出现竞争冒险问题，设计难度较大。计数器计数器是一种能按预定顺序计数的时序逻辑电路，广泛应用于分频、定时、计数和序列控制等场合。按照时钟控制方式，计数器可分为同步计数器和异步计数器。异步(纹波)计数器中，只有第一级触发器直接由时钟信号驱动，其余各级的时钟输入由前一级的输出提供，电路简单但速度受限。同步计数器中，所有触发器都同时由统一的时钟信号触发，状态变化同步发生，具有更高的工作速度和更好的抗干扰性，但电路较复杂。现代数字系统主要使用同步计数器。常见的计数器还包括二进制计数器、十进制计数器、可逆计数器、环形计数器和约翰逊计数器等，具有不同的计数方式和应用场景。移位寄存器串入串出移位寄存器数据按位串行输入，经过位移操作后按位串行输出，主要用于串行数据传输和延时线串入并出移位寄存器数据按位串行输入，但可同时从各级触发器并行读出全部位，用于串行转并行转换并入串出移位寄存器数据同时并行加载到各触发器，然后按位串行移出，用于并行转串行转换并入并出移位寄存器数据可并行加载也可并行读出，同时具备移位功能，用于数据缓存和移位操作移位寄存器是由一系列触发器级联而成的时序电路，能够存储数字信息并在时钟控制下实现位移操作。它既可以实现数据的暂存功能，又可以完成串并转换和移位运算。每个触发器存储一位数据，在时钟脉冲的作用下，数据从一个触发器传送到下一个触发器，实现位移。存储器1寄存器CPU内部的高速小容量存储单元，直接参与运算和控制高速缓存介于寄存器和主存之间的缓冲区，减少访问延迟主存储器计算机的工作存储区，主要包括RAM和ROM辅助存储器大容量非易失存储设备，如硬盘、固态硬盘等随机存取存储器(RAM)是可读写的工作存储器，又分为静态RAM(SRAM)和动态RAM(DRAM)。SRAM由触发器构成，只要保持供电就能保持数