嵌入式系统的性能优化设计.pptVIP

7.3.2.1算法复杂度优化具体参考数据结构和算法复杂度课程比如计算复杂度优化冒泡排序的N2→快速排序（quicksort)的NlogN傅立叶变换的FFT算法，将N点DFT（离散傅立叶变换）的乘法计算量由N2次降为(Nlog2N)/2次。一个简单的算法复杂度优化的例子假设一个应用使用一个链表来存储一些数据，以便频繁的增加和删除数据。但是同时又经常需要使用当前链表中的单元个数的信息做法1：实现一个getLength()方法，该方法遍历一次链表获得单元数目。复杂度为N做法2：为链表类增加一个独立的长度字段，在链表插入元素和删除元素的方法中顺带更新这个长度字段。复杂度为常数。7.3.2.2实现优化表达式简化a*b+a*c-a*(b+c)函数调用的inline化计算强度降低（Strengthreduction)计算强度降低（Strengthreduction)一般除法所需时间乘法所需时间加法所需时间i*3→i+i+i(x/y)/z→x*z/y利用二进制的特点实现循环指针idx=idx15?x+1:0→idx=(idx+1)0xF实现乘、除法i*16→i4i*17→i4+i–一般来说后者要快，但不一定i/16→i4循环展开全部展开对于循环次数很多的情况，可以部分展开循环不变量的外提循环归并循环变量取值相同（或可以由另一个算出来）一个测试题–矩阵乘法注意：c[i][j]每次确定元素的下标时都要做一次乘法和加法，即i*c的一维长度+j本章没有对应书上的章节，为补充章节SDR（SingleDataRate，单倍数据速率）、DDR（DoubleDataRate，双倍数据速率）、QDR（QuadDataRate，四倍数据传输率）都是内存访问接口（包括相应的总线）的标准。SDR只在时钟的上升沿传输数据，读写是在同一条数据总线进行，读写不能同时进行，而DDR是在SDR的基础上改进，它可以在时钟的上升，下升沿时同时传递一次数据，也就是相当于SDR的两倍，但读写还是不能同步进行，而QDR集读写上下传输于一身，成为具有一进、一出相当于两个DDR的数据接口，四个SDR所能达到的效果。为了避免出现争用总线的现象，适应QDR的通用I/O总线也分成了两条总线：一条用于读取，另一条用于写入。hotplate：轻便电炉，【化】电热板ISA：指令集架构（InstructionSetArchitecture）GPU：图形处理器（GraphicProcessingUnit）AHB(AdvancedHighperformanceBus，AMBA高性能总线)、APB(AdvancedPeripheralBus，AMBA外围总线)FPGA：现场可编程门阵列（fieldprogrammablegatearray）第7章嵌入式系统的性能优化设计内容性能优化概述性能优化的方法论(Methodology)性能优化的层次软件优化的工具无论对通用桌面计算机系统，还是对在嵌入式系统而言，优化（Optimization）一直是应用程序追求的目标之一。由于嵌入式系统是一个资源受限的系统，它对程序的运行的空间和时间要求比桌面系统更为苛刻，因此，应用程序的优化对嵌入式系统来说尤显得必要和紧迫。根据优化的侧重点不同，嵌入式系统的优化大致分为：运行速度优化、代码尺寸优化和低功耗优化等三个方面。本章介绍的性能优化是指运行速度优化，而低功耗优化将在下一章中重点介绍。127.1性能优化概述性能优化为什么对于嵌入式系统尤其重要?7.1性能优化概述性能优化为什么对于嵌入式系统尤其重要?价格敏感类系统希望使用尽可能便宜的硬件但是又要能提供满足应用需求的性能如各种数码产品性能critical类系统价格不敏感应用的效果取决于能达到的性能比如CT，如果计算够快，可以做实时的3DCT支持下的外科手术高速化并行化流水化计算和IO的互相替代性能优化一般都有代价7.2性能优化的方法论(Methodology)7.2.1高速化提高时钟频率更快的CPU主频2009年2月，东芝发布了1Ghz主频的TG01智能手机Qualcomm实现的基于ARM内核的处理器更快的RAM频率SDRAM主频66Mhz→100Mh→133Mhz更快的IO频率PCI1.033Mhz→PCI2.166Mhz→PCI-X1.0133Mhz→PCI-X2.0533Mhz一个时钟周期做一件事情→一个时钟周期做多件事情内存访问方式：SDR→DDR→QDR（IntelCoreDuo的FSB）T