数字电路与逻辑电路设计第9章实验.pptVIP

三、实验的基本原理1、计数器是数字电路中应用最广泛的功能部件；2、用于计数、分频、定时、产生序列信号及数据处理；3、灵活使用中规模集成计数器的“清零端”、“置一端”及“进位/借位端”可以级联出任意进制计数器，其方法有置零法（复位法）和置数法（置位法）。4、74LS90：二－五－十进制异步计数器※RO(1)、RO(2)：异步清零复位端。两端同为高电平时有效，计数器清零。在计数过程中此两端至少有一端为低电平。※R9(1)、R9(2)：异步置9端，两端同为高电平时有效，计数器输出置9。在计数过程中此两端至少有一端为低电平。添加标题CPB：二～五进制计数／分频器时钟输入端，下降沿有效;添加标题CPA：二进制计数分频器和十进制计数器时钟输入端，下降沿有效;添加标题QA、QB、QC、QD：计数器／分频器输出端;5、74LS193：双时钟4位同步加/减可逆计数器※CP+：加法计数时钟输入端，上升沿有效，在进行减法计数时应长期处于高电平；※CP-：减法计数时钟输入端，上升沿有效，在进行加法计数时应长期处于高电平。※LD：异步预置控制端，低电平有效，LD=0时，QA、QB、QC、QD分别为A、B、C、D的数据。※QA、QB、QC、QD：计数器输出端，状态为0000~1111，QD为最高位，QA为最低位。单击此处添加标题※RD：异步清零端，高电平有效，将输出端QA、QB、QC、QD清零。单击此处添加标题※BCO：借位输出端，用来作n位级联使用。低电平有效，即借位信号为负脉冲。CCO：进位输出端，用来作n位级联使用。低电平有效，即进位信号为负脉冲。单击此处添加标题※A、B、C、D：数据输入端，预置数时向A、B、C、D送入数据，即可使计数器输出端QA、QB、QC、QD分别为A、B、C、D端的数据（LD=0时）单击此处添加标题CD4040：十二位串行进位二进制计数器/分频器CP：时钟（计数）输入端，下降沿有效。RD：异步清零端，高电平有效，即将Q1~Q12清零。该端通常处于低电平。Q1~Q12：输出端。QN为CP的2N分频。由CD4040对2048Hz的脉冲信号分频输出1Hz四、实验内容及要求1、使用2片74LS90设计一个60进制加法计数器电路。（1）计数顺序为00、01、02……58、59、00……；（2）由CD4040对2048Hz的脉冲信号分频输出1Hz的输出作为60进制计数器的时钟；（3）将计数器输出连接到实验箱的数码管显示模块（模块输入为4位BCD码）。2、使用2片74LS193设计一个60进制减法计数器电路。（1）计数顺序为00、59、58、57……01、00、59……；（2）由CD4040对2048Hz的脉冲信号分频输出1Hz的输出作为60进制计数器的时钟；（3）将计数器输出连接到实验箱的数码管显示模块（模块输入为4位BCD码）。五、实验步骤（参照实验一自拟实验步骤）六、实验报告要求3、数码管显示模块1、预习实验内容涉及的相关知识，写出预习报告；2、自拟及记录实验数据记录表，写出实验设计过程及画出实验电路图；3、明晰时序电路中“异步”、“同步”的概念；4、总结使用MSI计数器的设计任意模计数器的方法。实验四模数转换器的应用一、实验目的二、实验设备及用具1、了解ADC0809模数转换器的工作原理及结构；2、了解ADC0809转换控制时序及模数关系；3、掌握ADC0809模数转换器的功能及应用。1、数字逻辑实验箱一台；2、双踪示波器一台；3、万用表一只；4、ADC08091片1K电阻9个连接导线若干。ADC0809模数转换器单击此处添加大标题内容实验的基本原理模数转换器的概念将模拟信号转换成数字信号的过程称为模/数转换（AnalogtoDigital），实现的电路称为A/D转换器，简写为ADC（Analog－DigitalConverter）。本实验使用的ADC0809是单片8位8通道逐次逼近型A/D转换器。A2~A0：通道选择端，见表9-10；IN7~IN0：8路通道模拟信号输入端；+VREF和-VREF：基准电压的正、负端；CLOCK：输入时钟信号；ALE：地址锁存端，“↑”；START：转换启动端，“↓”；EOC：转换结束标记，“0-1”；D7~D0：8位数字信号输出OE：输出允许端，“1”；引脚功能描述：（2）逻辑框图时序图添加标题ADC0809转换关系添加标题设UIN为转换通道对应的输入电压，DOUT为输出D7-D0对应的十进制数，则转换关系可