微处理器的时序.pptxVIP

最大工作模式下的总线请求/授权总线操作中断操作最小工作模式下的总线保持系统的复位和启动操作8086的主要操作功能：123452.58086微处理器的时序

CPU时序决定着系统各部件间的同步和定时如何实现同步？时序（Timing）是指信号的高低电平（有效或无效）变化及信号相互间的时间顺序关系。何时有总线周期？总线时序描述CPU引脚如何实现总线操作什么是总线操作？什么是总线周期？2.58086微处理器的时序

2.5.1系统的复位与启动当8086在RESET引脚上检测到一个脉冲的上升沿时,它将停止正在进行的所有操作,处于初始化状态,直到RESET信号变低。CLKRESET输入内部RESET三态门输出信号不作用状态浮空图2.12复位操作时序宽度至少为4个时钟周期

8086CPU复位后总线信号：高阻状态低电平:高电平三态输出线非三态输出线无效AD15-AD0A19/S6-A16/S3ALE、HLDA、QS0、QS1：7BHE/SDENM/IOWRRDDT/RINTARQ/GT1,RQ/GT0

CPU复位时8086/8088各个内部寄存器的值：

由于复位后CS为FFFFH,IP为0000H,所以启动时就会从主存地址0FFFF0开始执行指令。在这个地址单元中存放着一条无条件转移指令，将程序转移到系统程序的入口处。执行系统相关程序，经过7个时钟周期后系统启动并正常工作。

总线读操作：总线写操作：最小模式系统总线周期时序完成一次对存储器或I/O端口的操作所需要的时间。CPU从存储器或者外设端口读取数据。CPU把数据写入存储器或者外设端口。时序图以时钟脉冲信号作为横坐标轴，表示时间顺序；纵轴上是有关操作的引脚信号随时间发生变化的情况。时钟周期：总线周期：指令周期：执行一条指令所需要的时间。总线操作：CPU通过总线完成与存储器、I/O端口之间的操作。又称为一个“T”状态，是微处理器工作的最小时间单位。

总线操作是指CPU通过总线对内存和外设的各种操作8086的总线操作主要有：存储器读、I/O读操作存储器写、I/O写操作中断响应操作总线请求及响应操作最小模式系统总线周期时序总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程。1.读/写总线周期

存储器读总线周期T4T3T2T1ALECLKA19/S6～A16/S3AD15～AD0A15～A0输入数据A19～A16S6～S3READY（高电平）M/IO*RD*T1状态——输出20位存储器地址A19～A0，M/IO*输出高电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址(定性描述！)T2状态——输出控制信号RD*T3和Tw状态——检测数据传送是否能够完成T4状态——前沿读取数据，完成数据传送I/O读总线周期

DI0DI1DI2DI3DI4DI5DI6DI7OEDO0DO1DO2DO3DO4DO5DO6DO7STBDI0DI1DO0DO1DI7OEDO7STB数据…数据OESTBALEAD0AD1AD2AD3AD4AD5AD6AD7AD8AD9AD15AD16AD17AD18AD19BHE8282图锁存器和的连接2.6A82828086808682828282

图2.6B8286收发器和8088的连接

（1）T1状态：(地址节拍)M/IO有效，指出CPU将对内存还是I/O接口进行操作。A19~A0上出现地址信号。ALE上出现正脉冲信号，利用其下降沿锁存地址。DT/R变低电平，数据收发器处于接收状态BHE信号有效，高八位数据总线上的信息可以使用。定量分析！

（2）T2状态：（准备节拍）030201地址信号消失，AD15~AD0变为高阻态，为读入数据做准备。A19/S6~A16/S3及BHE/S7上输出状态信号S7～S3。DEN变为低电平，允许数据收发器进行数据传送RD变为低电平，RD信号发给被地址信号选中的存储单元或I/O端口,CPU将进行读操作。

（3）T3状态：（数据节拍）内存单元或者I/O端口将数据送到数据总线上，CPU通过AD15~AD0接收数据。

（4）TW状态：（等待节拍）CPU在T3状态开始的下降沿对READY信号进行采样，若为低电平，则在T3之后插入等待状态TW，在TW状态的下降沿继续进行READY信号采样，直到信号为高电平后，才执行完当前TW状态，进入T4状态。

（5）T4状态：（采样、结束节拍）在T4状态和前一个状态交界的下降沿处，CPU对数据总线进行采样，从而获得数据。DEN在T4状态的中间变为高电平，数据收发器与总线断开。

例：假设(DS)=3000H,(BX)=500CH,(3500CH)=9AH执行