淮阴师范学院(淮师)eda考试试题及代码答案 .pdfVIP

淮阴师范学院(淮师)eda考试试题及代码答案--第1页

淮师乐享分享你所想

2014年EDA技术考试试题

考试时间：80分钟考试地点：理北219

1clrcs241

题目：设计一个带有异步清零（），使能端（）的进制增计数器。要

求：完成程序的编写与编译，以及仿真（仿真中必须要体现clr、cs两端的功能）。

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entitytest1is

port(clk,clr,cs:instd_logic;

sum:outstd_logic_vector(4downto0);

cout:outstd_logic);

end;

architectureoneoftest1is

Signalcount:std_logic_vector(4downto0);

begin

process(clk,clr)

Begin

Ifclr=1then

count=(others=0);

elsifrising_edge(clk)then

ifcs=1then

ifcount=23thencount=(others=0);cout=1;

elsecount=count+1;cout=0;

endif;

endif;

endif;

endprocess;

sum=count;

endone;

本文件由淮师热心学长提供更多复习资料请访问淮师乐享获取

淮阴师范学院(淮师)eda考试试题及代码答案--第1页

淮阴师范学院(淮师)eda考试试题及代码答案--第2页

淮师乐享分享你所想

2121VHDL

题目：设计一个位加法器，可参照实验，采用原理图方式（编写

程序亦可以），完成原理图的设计和编译，以及仿真。

3cs161

题目：设计一个带有使能端（）的选数据选择器。要求：完成程序的设

计与编译，以及仿真。

libraryieee;

useieee.std_logic_1164.all;

entitytest3is

port(a:instd_logic_vector(15downto0);

q1,q2,q3,q4:instd_logic;

cs:instd_logic;

count:outstd_logic);

end;