支持PCIe的千兆以太网芯片设计与验证.pdf

摘要

随着AI、IOT与计算机数据传输的迅速发展，SOC集成以太网协议接口与其

他设备相互通信同时需要PCIe协议接口提供高速互联，因而支持PCIe的千兆以

太网芯片成为需求。

支持PCIe的千兆以太网芯片主要功能为：以太网收发功能、功耗管理功能以

及错误检测功能。以太网的收发功能兼容IEEE802.3u/ab/x、IEEE802.1Q以及远程

唤醒的帧的收发，并可通过PCIe端向PC主动接收与发送相关数据包并递交给上

层软件管理。对于功耗管理功能，在设备内部，设备会通过PCIe端点控制器内置

计时器使PCIe链路进入空闲状态并且电源进入D1休眠状态，减少PCIe以及AXI

总线的能量消耗；在设备间，当PC进入休眠状态，驱动可以将以太网控制设置进

入休眠状态，在这种情况下，PCIe电源会进入D3Hot状态，同时内部数据通路以

及以太网控制器都会进入休眠状态，直到唤醒帧唤醒硬件或上层软件从休眠状态

进入运行状态，本设计将会根据这两种情况发送或接收功耗管理使能包，以唤醒

PC或从休眠状态进入正常工作状态。此外，当以太网控制器发现CRC错误或检

测到内部暂存FIFO溢出等错误，会将错误报告给上层驱动进行处理，软件会对相

应错误做出处理，以协同实现错误消息检测的功能。因此本设计将划分为四个部分：

以太网控制器及收发器、PCIe控制器及收发器、AXI-PCIe桥和由Cortex-M3、AHB

总线矩阵及EEPROM组成的配置模块，其中以太网控制器内部内置DMA控制器，

配合AXI-PCIe桥完成以太网数据包与PCIe数据包转换，实现以太网与PCIe间的

数据交互。

为保证芯片设计功能的正确性，将利用通用验证方法学（UVM）搭建可复用

可再开发的验证环境：分模块实现以太网侧验证组件包含以太网数据包的收发与

校验等功能；PCIe侧验证组件包含应用层、事务层、数据链路层和物理层的收发、

流量控制、虚拟缓存、事务排序、编码解码等功能。设计数据回环验证激励，实现

数据从外界以太网验证组件驱动至与设计相连的物理接口上并写入缓存，该数据

通过DMA传输至PCIe接口写入外部PCIe组件内的存储器；开启DMA读操作，

实现DMA从外部PCIe组件内部存储器读出数据通过PCIe接口传输至发送缓存，

设计的以太网发送控制器读取发送缓存内的数据，传输至外部以太网组件，组件通

过地址比对和CRC校验确认数据正确性后接收。设计激励使得电路进入低功耗状

态后，可通过软件配置实现低功耗状态的切换；也可通过硬件自行实现低功耗状态

的切换，验证设计在低功耗状态和正常工作状态下切换后实现数据回环功能。

当前验证工作完成的覆盖率为90.33%，综合覆盖率结果和当前数据回环、低

功耗状态切换和魔术包远程唤醒的仿真结果表明当前芯片主要功能以太网收发功

能及功耗管理功能已经实现且符合协议标准，错误检测功能待验证。

关键词：以太网协议，PCIe协议，DMA控制器，AXI-PCIe桥，UVM

ABSTRACT

WiththerapiddevelopmentofAI,IOT,andcomputerdatatransmission,SOC

integratedEthernetinterfacesarerequiredtocommunicatewithotherdevicesandPCIe

interfacesarerequiredtoprovidehigh-speedinterconnection.Therefore,gigabitEthernet

chipssupportingPCIearerequired.

ThePCIeGigabitEthernetchipprovidesEthernettransceivers,powerconsumption

management,anderrordetection.TheEthernetsupportsieee802.3U/AB/X,IEEE802.1Q,

andremotewakeupframesendingandreceiving,andproactivelyreceivesandsends