《电子线路》异步二进制计数器教案[1].docVIP

异步二进制计数器

【教学目标】

1、学问目标：

（1）理解异步二进制计数器的功能；

（2）驾驭异步二进制计数器的电路结构；

（3）理解异步二进制计数器的工作原理。

2、实力目标：

（1）提高实践动手实力；

（2）提高思索问题、分析问题的实力。

3、情感目标：激发学习爱好。

【教学重难点】

重点：

（1）异步二进制计数器的功能；

（2）异步二进制计数器的电路结构；

难点：

（1）仪器运用、实践技能；

（2）异步二进制计数器的工作原理。

【授课方式】

理实一体化

【教学过程】

【复习引入】

这节课我们来学习一种常见的时序逻辑电路，叫做计数器。计数器是怎样构成的，它能实现什么功能呢？今日我们通过做一个试验，让大家从试验中来发觉和总结计数器的功能和工作原理。

做试验之前，我们首先来复习一下JK边沿触发器与其逻辑功能：

J

K

Qn

功能

0

0

Qn

保持

1

1

翻转

0

1

0

置0

1

0

1

置1

1、视察图中符号，CP脉冲的有效触发边沿是它的什么边沿？

（下降沿）

2、置0端和置1端是什么电平或脉冲有效？

（低电平）

触发器正常工作时，置0端和置1端应赐予高电平还是低电平？

（高电平）

3、TTL数字集成电路输入端悬空可视为输入什么？

（高电平）

4、JK触发器的逻辑功能？填入上表。特殊留意当JK输入都为1时，触发器实现的是什么功能？

【新课】

一、实践打算：

（一）试验器材：

异步二进制计数器试验电路板一块、EE1640C函数信号发生器/计数器一台、YJ56-1双路稳压电源一台、万用表一架、导线、电烙铁与焊锡。

（二）相识电路板：

1、双JK触发器集成电路74LS112的管脚排列：

2、请同学们比照管脚排列图理解元件接线图：

（1）电源正极和电源负极接线夹脚与分布线；

（2）两个集成块里包含着四个JK边沿触发器：四组JK输入端和干脆置1端接高电平；四个干脆置0端（干脆复位端）相连并与复位开关相连；四个CP脉冲输入的位置；四个Q输出的位置；

（3）四个发光二极管与其限流电阻

3、电路板实物图：

（三）仪器打算：

1、调整电源：

打开双路稳压电源，取其中一路，用万用表调出精确的5V电源电压。

2、调整信号源：采纳单脉冲输出

打开信号发生器，输出电缆线接“单脉冲输出”端，波形选择方波，其它全部旋钮和按钮全部置于关闭或不作用的状态。（输出的单脉冲幅度为5V，该波形参数为内部设定，与仪器板面显示参数无关。）

按动信号源上的单脉冲按钮，留意视察单脉冲按钮上方的指示灯，灯亮表示此时输出高电平，灯灭表示此时输出低电平，当灯从灭到亮时出现了一个上升沿，当灯从亮到灭时出现了一个下降沿。

（四）电路板接线：

1、供应电源：

用两根鳄鱼夹导线分别将调好的一路电源的正极接线柱与电路板的正极连接，负极接线柱与电路的负极连接。

2、输入CP：

将信号源输出电缆线的红色鳄鱼夹与电路板的正极连接，黑色鳄鱼夹与电路板的负极连接。

二、单个JK触发器的计数功能：

（一）实践操作

1、复位按钮的作用：多次重新连接CP脉冲输入，每次都按一下复位按钮，可看到什么现象？可见复位按钮起什么作用？（说明常开开关）

2、手动输入CP脉冲，填写工作状态表：

CP个数

J

K

Q

0

1

1

0

1

1

1

1

2

1

1

0

3

1

1

1

4

1

1

0

视察当电路板的输入CP脉冲出现上升沿时，发光二极管的亮灭状况有没有改变？当输入CP脉冲出现下降沿时呢？这说明白什么？

（二）思索：

1、此时触发器J、K端输入什么电平？触发器实现什么功能？

答：JK端输入高电平；触发器实现翻转功能。

2、视察电路板，完成以下原理图：

3、依据电路原理图，完成工作波形图，视察对比试验记录的工作状态表和工作波形图，两者是否一样？

（三）小结：

JK触发器通过翻转功能实现对CP脉冲个数的计数，即每来一个脉冲，触发器翻转一次。但单个JK触发器只能实现一位二进制数的记录，即只能记录0到1个CP脉冲输入，可被视为一个最简洁的二进制一位计数器。

（四）问题：怎样实现对更多个CP的计数呢？

提示：二进制数逢二进一，进位后须要多1个位数来表示数值，如十进制数（2）10就须要一个二位二进制数来表示成（10）2。

三、用2个JK触发器组成的计数器：

（一）实践操作：

1、改装电路：用一根短导线将IC1的第5脚和第13脚相连接。

2、复位（清零）。

3、手动输入CP，，填写工作状态表：

CP个数

Q1

Q0

N

0

0

0

0

1

0

1

1

2

1

0

2

3

1

1

3

4

0

0

0

5

0

1

1

6

1

0

2

（二）思索：

1、视察电路板，两个JK触发器各输入输出端是怎样连接的？完成电路原理图并思索，高位触发器FF1的CP由哪里供应？两个触发器是否受统一的时钟脉冲限制？状态改变都是同时发生的