组成原理课程第四章 (2).ppt

主存cacheCPUXX‘I/O外设将主存某单元的内容修改成了X’，而主存该单元的内容在修改前被读入到Cache，还是保存原来的X，当ＣＰＵ再次读取该值时，就会发生不一致错误。(2)情况2?解决问题的方法当外设修改主存单元内容时，将Ｃache对应位置的有效标致位置无效即可．*第63页，共96页，星期日，2025年，2月5日主存cacheCPU1XX’或X(3)情况3CPU2X’……..*第64页，共96页，星期日，2025年，2月5日例3假定主存和Cache之间采用直接映射方式，块大小为16B。Cache的数据区容量为64KB，主存地址为32位，按字节编址，数据字长32位。要求：说明主存地址如何划分，访存过程的硬件实现,并计算Cache行数和容量？(1)计算机字长32位，每块大小为16B，按字节编址。?则一块包含4个字，故需要2位表示选择一块内的哪个字，而一个字32位又包含4个字节，故用2位表示一个32位字中的哪个字节。(也可直接理解成需要4位来表示选择哪个字节)?Cache分成的行数为：64KB/16B=4096块，则用于选择Cache行的索引字段位数为12位?则标记字段的位数为（表示主存的不同分区）32-12-（2+2)=16位硬件访问过程如下图所示*第65页，共96页，星期日，2025年，2月5日*第66页，共96页，星期日，2025年，2月5日(2)计算Cache的容量4096?（1+16+128）=580Kbits*第67页，共96页，星期日，2025年，2月5日4.6虚拟存储器1.虚拟存储器的基本概念1)问题的提出如果目标程序比主存空间大，程序能运行吗?2)虚拟存储器虚拟存储器是一个大容量存储器的逻辑模型，该模型描述的存储器的大小取决于辅存空间。在存储体系中处于主存---辅存层次。3)虚拟存储器的优点?提供更为有效的管理存储设备的方法?主存空间的大小对程序员透明，用户可以使用比主存空间大的程序地址空间*第68页，共96页，星期日，2025年，2月5日以小容量的为目标,每个片选译码输出选择4K的存储范围*第31页，共96页，星期日，2025年，2月5日4.4并行存储器1、问题的提出(1)CPU和主存速度上存在差异(2)一个CPU周期内需要多个存储字60%/yr.DRAM7%/yr.110100100019801981198319841985198619871988198919901991199219931994199519961997199819992000DRAMCPU1982Processor-MemoryPerformanceGap:

(grows50%/year)Performance“Moore’sLaw”*第32页，共96页，星期日，2025年，2月5日2、双端口存储器构造及工作原理：?具有相互独立的两组读/写控制电路,正常情况下各自独立进行读/写?左右读/写不同单元时不发生冲突?左右同时存取同一个单元时,发生读写冲突.此时,由判断逻辑来延时一个读写控制器的工作并设该端口.BUSY=0.第33页，共96页，星期日，2025年，2月5日3、多体交叉存储器(低位)1)多体交叉存储器的结构?由2n个容量相同存储器的组成,各有自己的读\写线路、地址寄存器、数据寄存器；?各模块的读写过程将重叠进行，对于每个模块而言，读写时间不变，但对CPU而言，在一个存储周期内连续访问四个模块；?用CPU的高位连接存储芯片的地址；?是一种并行存储器结构?对于m体低位交叉存储器而言，连续读m个字的时间:t1=T+(m?1)?不采用多体交叉时读m个字的时间:t1=Tm*第34页，共96页，星期日，2025年，2月5日2)低位多体交叉方式下的数据特征?相邻地址分布在不同存储体中?同一存储体中的地址不相邻?四片的地址通项公式分别为:4i+0、4i+1、4i+2、4i+3?能在一个存储周期内存取多个字*第35页，共96页，星期日，2025年，2月5日例2设计算机字长64位,存储器容量为128MW,采用模8的存储器交叉方式组织(低位).存储周期T=200ns,数据总线宽度为64位,总线传输周期?=50ns,计算存储器最高带宽。解:交叉方式下，连续读8个字所需要的时间t=T+7?=