数字逻辑电路 第六章t.pptVIP

⑵状态化简从原始状态表中可明显看到AD等效，AD合并后可得到最小化状态表。x1x2AB/0A/0BC/0A/0CC/0A/1⑶状态分配K=2010AB1Cy2y1x1x20001/000/00111/000/01111/000/1x1x2yyn+1/Zx1x2y1y2y1n+1y2n+1/Z第30页，共45页，星期日，2025年，2月5日⑷确定控制函数及输出函数作出CLK1、D1、CLK2、D2的卡诺图，按下列原则进行：①y1y2=10状态不存在，无关项dx1x20001/000/00111/000/01111/000/110y1n+1y2n+1/Zddddy1y2x1x2ddddy1y2x1x2ddddy1y2x1x2CLK1CLK2ZddddddddD1D2x1x20001/000/00111/000/01111/000/110dd/ddd/dx1x2y1y2则CLK、D及Z的卡诺图填d第31页，共45页，星期日，2025年，2月5日⑷确定控制函数及输出函数②x1x2=11禁止，则CLK、D及Z的卡诺图填d。x1x20001/000/00111/000/01111/000/110dd/ddd/dy1n+1y2n+1/Zdddddddy1y2x1x2dddddddy1y2x1x2dddddddy1y2x1x2CLK1CLK2ZddddddddddddddD1D2x1x2y1y2第32页，共45页，星期日，2025年，2月5日第1页，共45页，星期日，2025年，2月5日异步时序电路和同步时序电路不同的是，没有统一时钟脉冲，电路状态的改变直接依赖于输入信号。电路中可以没有时钟脉冲，也可以有时钟脉冲，但这里的时钟脉冲只是一个输入变量。异步时序电路分为脉冲型异步时序电路和电平型异步时序电路。脉冲型异步时序电路要求输入是脉冲信号：11101电平型异步时序电路的输入信号是电平信号：11101异步时序电路的速度比同步时序电路快；电路中无统一的时钟脉冲……第2页，共45页，星期日，2025年，2月5日第六章异步时序电路的分析与设计6.1?????脉冲异步时序电路概述?????????????组合电路存储电路???x1xnz1zm?????????y1yl??????Y1YrCLK1~r异步时序电路的特点：电路状态的改变直接依赖于输入脉冲（包括时钟脉冲）。即输入脉冲和原状态生成的激励函数使电路翻转到预定的新状态。新状态建立后，输入脉冲消失，电路仍保持在该状态，直至下一个输入脉冲到达时，电路状态才发生变化。所有触发器的时钟信号也是由组合电路产生，且不一定同时到来，也呈无规律性状态输入输出激励（记忆电路）第3页，共45页，星期日，2025年，2月5日⒈脉冲异步时序电路与同步时序电路相同点是：

⑴状态的改变都依赖于外加脉冲。

⑵存储元件都是触发器。⒉脉冲异步时序电路与同步时序电路的差异是：⑴脉冲异步时序电路无外加的统一的时钟脉冲。⑵输入变量x为脉冲信号，由输入脉冲直接引起电路的状态改变。⑶由次态逻辑产生各触发器控制输入信号(Y1,Y2,…,Yr),而且还产生时间有先后的各触发器的时钟控制信号(CLK1,CLK2,…,CLKr)。第4页，共45页，星期日，2025年，2月5日脉冲异步时序电路的电路结构Mealy型电路结构输入x1,x2,···,xnCLK1,CLK2,···,CLKr控制变量y1,y2,···,yrz1,z2,···,zm输出现态Y1,Y2,···,Yr输出逻辑状态存储器次态逻辑输入x1,x2,···,xnCLK1,CLK2,···,CLKr控制变量y1,y2,···,yrz1,z2,···,zm输出现态Y1,Y2,···,Yr输出逻辑状态存储