原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
（2）一位全加器的设计由于全加器考虑了低位向本位产生的进位关系，所以它有三个输入端和两个输出端。设输入变量为：A（被加数）、B（加数）、Ci-1（低位进位），输出变量为：和S、本位向高位的进位Ci+1，它们的取值关系用下列真值表表示。ABCi-1SCi+10000000110010100110110010101011100111111Ci-1CiSABS=ABCi-1+ABCi-1+ABCi-1+ABCi-1=A⊕B⊕Ci-1Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1=(A⊕B)Ci-1+AB第29页，共50页，星期日，2025年，2月5日3.4计算机中常用的逻辑部件3.4.1基本存储逻辑电路计算机信息的存储一般是采用两种方式实现的一种是将信息记录在磁性介质上（如磁盘、磁带等）；另一种是采用电子元器件存储信息计算机内部有许多寄存器，其保存一位信息的基本单元器件是触发器，它有两种稳定状态，分别代表数字信号“0”和“1”其状态取决于当前输入和以前的存储状态(时序逻辑电路)。第30页，共50页，星期日，2025年，2月5日(1)D触发器DSQCLKCLRQ输入输出SCLRCLKDQ0011000010XX101XX0电路符号：D为数据输入端；CLK为时钟信号；S为置位信号端；CLR复位信号端；Q为输出信号端。D触发器功能表：正跳变触发有效。第31页，共50页，星期日，2025年，2月5日(2)J-K触发器输入输出SCLRCLKJKQ0000不变00101000100011翻转01XXX010XXX1电路符号： J、K为控制输入端；CLK为时钟信号；S为置位信号端；CLR复位信号端；Q为输出信号端。J-K触发器功能表：（负跳变触发有效）JSQCLKKCLRQ第32页，共50页，星期日，2025年，2月5日3.4.2寄存器计算机中常用部件，用于暂存二进制信息。寄存器可由多个触发器组成。每个触发器存1Bit，N个触发器储存N位二进制数据。下图为由4个D触发器组成的四位缓冲寄存器。Q3D3CLKX3Q2D2CLKX2Q1D1CLKX1Q0D0CLKX0控制端寄存器通常可以用来作为数据缓存的缓冲寄存器和进行移位操作的移位寄存器。见书上详细介绍。第33页，共50页，星期日，2025年，2月5日3.4.3计数器计数器也是一种由若干个触发器组成的寄存器，它的功能是能够在外部计数脉冲的作用下，将存储在触发器中的数字加1。在计算机中，计数器可被用来对取出的指令进行计数，以保证能准确地取出后续指令。计数器也分很多种，有脉冲计数器、同步计数器、程序计数器等。在此仅介绍一种最基本的四位二进制脉冲计数器，电路原理如下页图。第34页，共50页，星期日，2025年，2月5日四级二进制并行计数器JQCLKKCLRJQCLKKCLRQ
文档评论（0）