基于CMOS工艺的锁相环频率合成器设计.pdfVIP

摘要

摘要

锁相环频率合成技术因其出色的稳定性、精确度、灵活性以及高集成度，已成

为现代电子系统中的主流频率合成方案。UHF波段锁相环频率合成器被广泛应用

于无线通信、雷达系统、生物电子和无线传感等多个领域。作为无线收发机的核心

模块，锁相环频率合成器频谱纯净度直接影响着无线通信系统性能的好坏，因此，

设计出低相位噪声、低杂散和高稳定性的锁相环频率合成器具有重要意义，基于

TSMC65-nmCMOS工艺，本文进行了两款UHF波段锁相环频率合成器芯片的设

计工作。论文的主要研究内容如下：

1.本文首先设计实现了一款结构简单、鲁棒性强、灵活性高的电荷泵型锁相

环频率合成器芯片。在该设计中，为了抑制输出信号的参考杂散，采用了含运算放

大器的源极开关电荷泵，在输出电压0.1V~0.9V的范围内，上下两路电流源的电

流失配小于1%；此外，为了提高锁相环频率合成器的灵活性，实现更加精确的频

率控制，分频器采用级联2/3分频器的方式实现了4~63的连续可编程分频。测试

结果表明：该锁相环的锁频范围为470MHz~600MHz，在输出频率为544MHz

时，参考杂散为-60.12dBc，相位噪声为-102.51dBc/Hz@1MHz，时钟抖动为5.92

ps，功耗为3.35mW，FOM为-219.30dB。

2.为了进一步降低带内相位噪声，本文还设计实现了一款低相位噪声、低杂

散的亚采样型锁相环频率合成器芯片。亚采样型锁相环由核心环和锁频环构成，在

环路锁定时，只有核心环工作，在原理上抑制了分频器对带内相位噪声的影响。在

进行核心环设计时，采用的整形电路不仅可以消除短路电流，还能产生占空比为

25%的方波信号，在减少了系统功耗的同时降低了参考杂散；还采用了互补开关作

为亚采样鉴相器的采样开关，避免了采样失真；同时，设计了脉冲宽度可调的脉冲

产生电路，实现了环路增益的动态可调；此外，添加了Dummy采样电路，进一步

降低了参考杂散。测试结果表明：该锁相环的锁频范围为612MHz~732MHz，在

输出频率为640MHz时，参考杂散为-71.49dBc，相位噪声为-106.72dBc/Hz@1

MHz，时钟抖动为1.65ps，功耗为3.43mW，FOM为-230.30dB。两款锁相环频

率合成器芯片均满足设计要求，与电荷泵型锁相环频率合成器的测试结果相比，亚

采样型锁相环频率合成器具有更好的带内相位噪声。

关键词：频率合成器，电荷泵锁相环，亚采样锁相环，相位噪声，参考杂散

I

ABSTRACT

ABSTRACT

Phase-LockedLoop(PLL)frequencysynthesistechnologyhasbecomea

mainstreamfrequencysynthesissolutioninmodernelectronicsystemsduetoitsexcellent

stability,accuracy,flexibilityandhighintegration.UHFbandPLLfrequencysynthesizers

arewidelyappliedinvariousfields,includingwirelesscommunication,radarsystems,

bioelectronics,andwirelesssensing.Asthecoremoduleofwirelesstransceivers,the

spectralpurityofPLLfrequencysynthesizersdirectlyimpactstheperformanceof

wirelesscommunicationsystems.Therefo