单片机学习第一章.pptVIP

1.3微型计算机组成原理4．微型计算机执行程序的过程为了弄清微型计算机的工作原理，现以如下的求和程序来说明微型计算机的工作过程。MOVA，0020H；将存储器0020H单元中的内容传送到累加器中，该指令对应的机器码为；E52000。ADDA，0021H；将存储器0021H单元中的内容与累加器内容相加，和存放在累加器A中，；该指令对应的机器码为252100。MOV002FH，A；将结果传送到存储器002FH单元中，该指令对应的机器码为F52F00。上述求和程序完成的操作是将存储器0020H单元与0021H单元中的内容相加，结果存放在002FH单元中。假设这些指令的机器码从存储器0000H单元开始顺序存放，如图1—5所示。我们知道，对于特定的CPU来说，复位后程序计数器Pc的值是固定的。为方便起见，假设复位后PC的值正是这个小程序第一条指令所在的存储单元地址，即0000H。上一页下一页返回第61页，共94页，星期日，2025年，2月5日1.3微型计算机组成原理下面我们来看计算机执行存储单元中指令代码的操作过程：①将程序计数器PC中的内容，即第一条指令所在的存储单元地址0000H通过内部地址总线送地址寄存器AR中。②当PC中的内容可靠地传送到AR后，PC内容自动加1，指向下一存储单元。③地址寄存器AR中的内容通过外部地址总线AB将0000H单元地址信息送到存储器地址总线上。④存储器芯片内的地址译码器对地址信号进行译码，并选中存储器芯片内的0000H单元。⑤CPU给出存储器读控制信号，结果0000H单元中的内容“E5”经存储器和CPU之间的数据总线DB送到CPU内部的数据存储器DR中。上一页下一页返回第62页，共94页，星期日，2025年，2月5日1.3微型计算机组成原理⑥由于指令第一字节是操作码，不是操作数(CPU设计时约定的规则)，因此进入DR寄存器中的E5H，即指令的第一字节将送入指令寄存器IR中保存，这样就完成了第一条指令操作码的取出过程。⑦接着指令译码器ID对指令寄存器IR中的内容(操作码)进行译码，以确定指令所要执行的操作，指示CPU内的控制器给出相应的控制信号，这样就完成了指令的译码过程。译码后，也就知道了该指令有无操作数，以及存放位置，同时也就知道了指令的字节数。译码后，得知操作码为E5的指令是三字节指令，操作码E5后的两个字节是操作数所在的存储单元地址(这里假设低8位地址在前，因此0020H单元地址编码在存储器中的存放顺序是2000)，需要取出随后的两个字节。⑧将程序计数器PC内容(当前为0001)传送到AR寄存器中，同时程序计数器PC自动加1，指向下一存储单元，即0002H单元。上一页下一页返回第63页，共94页，星期日，2025年，2月5日1.3微型计算机组成原理⑨地址寄存器AR内容(目前为0001H)通过外部地址总线AB输出到存储器地址总线上。存储器芯片内的地址译码器对地址信号进行译码，并选中存储器芯片内的0001H单元。⑩CPU给出存储器读控制信号，结果0001H单元中的内容“20”经存储器和CPU之间的数据总线DB送到CPU内部的数据存储器DR中。由于第二字节是指令操作数所在存储单元地址的低8位，因此数据寄存器DR中的内容通过内部数据总线送入暂存器中。⑾重复⑧～⑩的操作过程，取出指令第三字节，即操作数所存在存储单元地址的高8位，并存放在数据寄存器DR中。上一页下一页返回第64页，共94页，星期日，2025年，2月5日1.3微型计算机组成原理⑿进入指令执行阶段。由于这条指令第二、三字节是操作数所在存储单元地址，因此，在执行阶段将存放在DR中的高8位内容送地址寄存器AR的高8位，将存放在暂存器中的低8位送AR的低8位，形成操作数16位地址码，经AR输出。AR输出的地址信号经存储器芯片内的地址译码器译码后，在存储器读信号的控制下，即可将0020H单元中的内容12H经存储器数据总线DB输入CPU内部数据寄存器DR，然后传送到累加器A中，这样就完成了指令的执行过程。可见，一条指令的执行过程包括了：取操作码(取指令第一字节)→译码(对指令操作码进行翻译，指示控制器给出相应的控制信号)→取操作数(取出指令第二、三字节，指令第一字节，即操作码字节将告诉CPU该指令的长短)→执行指令规定的操作，然后，不断重复“取操作码→译码→取操作数→执行”的过程，直到程序结束(如遇到停机或暂停指令)。在指令取出过程中，程序计数器PC每输出一个地址编码到地址寄存器AR后，PC内容自动加1，指向下一个存储单元。上一页返回第65页，共94页，星期日，2025年，2月5日1.4单片机及其发展概况目前计算机