计数时钟的设计.pptVIP

7?6．实验波形仿真结果 《EDA技术》?Electronic?Design?Automation?（1）秒/分计数器模块仿真结果：第30页，共60页，星期日，2025年，2月5日7?6．实验波形仿真结果 《EDA技术》?Electronic?Design?Automation?（2）小时计数器模块仿真结果：第31页，共60页，星期日，2025年，2月5日7?6．实验波形仿真结果 《EDA技术》?Electronic?Design?Automation?（3）数码管显示驱动模块仿真结果：第32页，共60页，星期日，2025年，2月5日7?6．实验波形仿真结果 《EDA技术》?Electronic?Design?Automation?（4）报警器模块仿真结果：第33页，共60页，星期日，2025年，2月5日7?6．实验波形仿真结果 《EDA技术》?Electronic?Design?Automation?仿真波形看出：选择SS输出与data[3..0]数据输出完全同步，每次clk上升沿有效，秒钟加1秒，且MINSET有效，分钟加1分。（5）模块连调最终仿真结果：H0:00M0:00S0:01H1:00M1:01S1:01H2:00M2:01S2:02第34页，共60页，星期日，2025年，2月5日7?7．硬件验证实验结果 《EDA技术》?Electronic?Design?Automation?功能仿真和时序仿真结果符合预期，最后上试验箱验证设计结果。第35页，共60页，星期日，2025年，2月5日2《EDA技术》Electronic?Design?Automation?主要内容：一、项目任务二、项目目标三、实施步骤四、相关知识五、评价与总结第36页，共60页，星期日，2025年，2月5日四川邮电职业技术学院四.相关知识1、并发语句（补充）2、VHDL的信号驱动和延迟第37页，共60页，星期日，2025年，2月5日56?Electronic?Design?Automation?《EDA技术》?1、VHDL的并发语句（1）块语句（Block) 块语句的并行工作方式更为明显。块语句本身是并行语句结构，而且它的内部也都是由并行语句构成的，包括进程与其它的并行语句。相比块语句本身并没有独特的功能，它只是一种并行语句的组合方式，利用它可以将程序编排得更加清晰、更有层次，因此对于一组并行语句，是否将它们纳入块语句中，都不会影响原来的电路功能。 在多层嵌套的块结构中，内层块的所有定义值对外层块都是不可见的，而对其内层块都是可见的。因此，如果在内层的块结构中定义了一个与外层块同名的数据对象，那么内层的数据对象将与外层的同名数据对象互不干扰。第38页，共60页，星期日，2025年，2月5日56?Electronic?Design?Automation?《EDA技术》?1、VHDL的并发语句【例1】含有三重嵌套的块语句......b1:BLOCK --定义块b1SIGNALs:BIT; --在b1块中定义sBEGIN s=aANDb;--向b1中的s赋值 b2:BLOCK --定义块b2套于b1块中 SIGNALs:BIT;--定义b2块中的信号s BEGIN s=cANDd; --向b2中的s赋值 b3:BLOCK BEGIN z=s; --此s来自b2块 ENDBLOCKb3; ENDBLOCKb2; y=s; --此s来自b1块ENDBLOCKb1;第39页，共60页，星期日，2025年，2月5日56?Electronic?Design?Automation?《EDA技术》?1、VHDL的并发语句【例2】第40页，共60页，星期日，2025年，2月5日56?Electronic?Design?Automation?《EDA技术》?1、VHDL的并发语句【例3】第41页，共60页，星期日，2025年，2月5日56?Electronic?Design?Automation?《EDA技术》?1、VHDL的并发语句 例3要特别注意信号定义的区域，在结构体与块中定义的信号的透明性是不同的。其中so2只能在块内使用，块外的结构体中是不可见的，而信号so1、co1、co2在结构体