EDA技术与应用教程（Verilog HDL版）59Verilog时序逻辑建模_ 8.pptVIP

下载本文档

0
0
约小于1千字
约 5页
2025-10-29 发布于福建
举报
版权申诉

EDA技术与应用教程（Verilog HDL版）59Verilog时序逻辑建模_ 8.ppt

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

思考与练习1.简述组合逻辑电路和时序逻辑电路的区别，以及各自在电路中所起的作用。2.时序逻辑中的寄存器也可以用门级描述来构建，实例化预定义门电路时可以给门单元指定延迟，如：and#10ad1(out,opa,opb);

表示实例化一个带延迟的与门。与门的任何输入端口到输出端口的延迟都是10个仿真时间。利用带反馈的组合逻辑，可以构建出带时序功能的电路。请用门级描述设计一个1位宽的锁存器，并通过仿真来观察用门级描述和用行为描述构建的锁存器有何异同。如图X5-1所示为用与非门设计D锁存器的电路结构图。图X5-1D锁存器门级电路图思考与练习