EDA技术与应用教程（Verilog HDL版）33Verilog层次化设计 - 层次化设计思想.pptVIP

下载本文档

0
0
约1.65千字
约 7页
2025-10-31 发布于福建
举报
版权申诉

EDA技术与应用教程（Verilog HDL版）33Verilog层次化设计 - 层次化设计思想.ppt

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

1.3层次化设计思想

图1.4自顶向下的设计所谓自顶向下，也就是从整个系统设计的顶层开始，往下一层将系统划分为若干个子模块，然后再将每一个子模块又向下一层划分为若干的子模块。通过这样将整个系统逐次向下分解，一个顶层设计最后可以细分为若干较小的基本功能块，直到不能继续分解为止。1.3Testbench的概念图1.5testbench结构在设计数字电路系统时，通常将测试模块和功能模块分开设计，其中测试模块也称测试台（Testbench）。Testbench同样可以用Verilog来描述，这使得系统测试更容易。Testbench是通过对设计部分施加激励，然后检查其输