存储器与总线基本实验.pptVIP

2.1.4实验步骤(4)给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H。由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入。先写地址具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0）然后打开地址寄存器门控信号（LDAR=1），按动ST产生T3脉冲，即将地址打入到AR中。再写数据具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST产生T3脉冲，即将数据打入到存储器中。第30页，共57页，星期日，2025年，2月5日写存储器的流程如图2-1-5所示（以向00地址单元写入11H为例）：第31页，共57页，星期日，2025年，2月5日(5)依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-1-6所示（以从00地址单元读出11H为例）第32页，共57页，星期日，2025年，2月5日第33页，共57页，星期日，2025年，2月5日2.1.6实验结果如果实验箱和PC联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“【实验】—【存储器实验】”，打开存储器实验的数据通路图，如图2-1-7所示。进行上面的手动操作，每按动一次ST按钮，数据通路图会有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读，也应按动一次ST按钮，数据通路图才会有数据流动），或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为‘单步’档后按动了一次ST按钮，数据通路图也会反映当前存储器所做的操作，借助于数据通路图，仔细分析SRAM的读写过程。第34页，共57页，星期日，2025年，2月5日第35页，共57页，星期日，2025年，2月5日实验四系统总线与总线接口4.1系统总线和具有基本输入输出功能的总线接口实验4.1.1实验目的1．理解总线的概念及其特性。2．掌握控制总线的功能和应用4.1.2实验设备PC机一台，TD-CMA实验系统一套第36页，共57页，星期日，2025年，2月5日4.1.3实验原理由于存储器和输入、输出设备最终是要挂接到外部总线上，所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台中，外部总线分为数据总线、地址总线、和控制总线，分别为外设提供上述信号。外部总线和CPU内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。由地址总线的高位进行译码，系统的I/O地址译码原理见图4-1-1（在地址总线单元）。由于使用A6、A7进行译码，I/O地址空间被分为四个区，如表4-1-1所示：第37页，共57页，星期日，2025年，2月5日第38页，共57页，星期日，2025年，2月5日为了实现对于MEM和外设的读写操作，还需要一个读写控制逻辑，使得CPU能控制MEM和I/O设备的读写，实验中的读写控制逻辑如图4-1-2所示，由于T3的参与，可以保证写脉宽与T3一致，T3由时序单元的TS3给出。IOM用来选择是对I/O设备还是对MEM进行读写操作，IOM=1时对I/O设备进行读写操作，IOM=0时对MEM进行读写操作。RD=1时为读，WR=1时为写。第39页，共57页，星期日，2025年，2月5日第40页，共57页，星期日，2025年，2月5日存储器与总线基本实验*第1页，共57页，星期日，2025年，2月5日助教联系方式高星：e-mail：gaoxing@薛浩：e-mail：talentxuehao@163.comtel王翌：e-mail:andrewtop@tel:张苗辉：