第2章 频率计设计应用.pptVIP

（3）编辑构建电路图。打开原理图编辑窗第29页，共76页，星期日，2025年，2月5日2.2原理图输入方式设计初步（3）编辑构建电路图。调入需要的宏功能元件（Symbol）第30页，共76页，星期日，2025年，2月5日（3）编辑构建电路图。两位十进制计数器电路图第31页，共76页，星期日，2025年，2月5日（4）文件存盘。选择File→SaveAs命令，找到已设立的文件夹路径为d:\MY_PROJECT，存盘文件名为cnt10.bdf。若出现问句“Doyouwanttocreate…”时，若单击“是”按钮，则直接进入创建工程流程。若单击“否”按钮，可按以下的方法进入创建工程流程。第32页，共76页，星期日，2025年，2月5日创建工程（1）打开建立新工程管理窗。利用“NewPrejectWizard”创建工程cnt10第33页，共76页，星期日，2025年，2月5日（2）将设计文件加入工程中。将所有相关的文件都加入进此工程第34页，共76页，星期日，2025年，2月5日（3）选择目标芯片。选择目标器件EP2C8Q208C8第35页，共76页，星期日，2025年，2月5日（4）工具设置。CNT10工程管理窗（5）结束设置。第36页，共76页，星期日，2025年，2月5日功能分析74390的真值表第37页，共76页，星期日，2025年，2月5日编译前设置选择目标器件EP2C8Q208C8（1）选择FPGA目标芯片。第38页，共76页，星期日，2025年，2月5日编译前设置选择配置器件的工作方式（2）选择配置器件的工作方式。第39页，共76页，星期日，2025年，2月5日编译前设置选择配置器件型号和压缩方式（3）选择配置器件和编程方式。第40页，共76页，星期日，2025年，2月5日编译前设置选择配置器件型号和压缩方式（4）选择输出设置。（5）选择目标器件闲置引脚的状态。第41页，共76页，星期日，2025年，2月5日全程编译全程编译后出现报错信息第42页，共76页，星期日，2025年，2月5日功能测试选择编辑矢量波形文件（1）打开波形编辑器。第43页，共76页，星期日，2025年，2月5日功能测试波形编辑器（1）打开波形编辑器。第44页，共76页，星期日，2025年，2月5日功能测试设置仿真时间长度（2）设置仿真时间区域。第45页，共76页，星期日，2025年，2月5日功能测试vwf激励波形文件存盘（3）波形文件存盘。第46页，共76页，星期日，2025年，2月5日功能测试向波形编辑器拖入信号节点（4）将工程cnt10的端口信号名选入波形编辑器中。第47页，共76页，星期日，2025年，2月5日功能测试准备给CLK设置时钟（5）编辑输入波形（输入激励信号）。为CLK设置周期第48页，共76页，星期日，2025年，2月5日功能测试为q设置数制（6）总线数据格式设置。第49页，共76页，星期日，2025年，2月5日功能测试设置好的激励波形图（6）总线数据格式设置。第50页，共76页，星期日，2025年，2月5日功能测试选择仿真约束和控制（7）仿真器参数设置。第51页，共76页，星期日，2025年，2月5日功能测试仿真波形输出（8）启动仿真器。（9）观察仿真结果。第52页，共76页，星期日，2025年，2月5日引脚锁定AssignmentEditor编辑器第53页，共76页，星期日，2025年，2月5日引脚锁定表格式引脚锁定对话框第54页，共76页，星期日，2025年，2月5日第1页，共76页，星期日，2025年，2月5日2.1可编程逻辑器件概述把大量的基本逻辑门电路集成在一个芯片中，通过编程将部分基本逻辑门按照逻辑关系连接起来，就可以实现一个数字系统，改变连线关系则可以实现另一个数字系统。这种可以通过编程改变逻辑门连接关系的集成电路芯片就是可编程逻辑器件PLD(ProgrammableLogicDevices)，第2页，共76页，星期日，2025年，2月5日2.1.1可编程逻辑器件的特点及分类1.PLD的特点1）集成度高、可靠性好。2）工作速度快。3）提高系统的设计灵活性。4）缩短设计周期。5）增加系统的保密性能。第3页，共76页，星期日，2025年，2月5日2.PLD的分类集成度低集成度芯片高集成度芯片