数电的面试试题及答案.docxVIP

数电的面试试题及答案

一、基础概念与原理

1.请简述二进制数101101.101B转换为十进制数的计算过程，并说明8421BCD码与二进制数的本质区别。

答案：二进制转十进制采用位权展开法。整数部分从右到左，位权依次为2?、21、22…；小数部分从左到右，位权依次为2?1、2?2…。具体计算：

整数部分：1×2?+0×2?+1×23+1×22+0×21+1×2?=32+0+8+4+0+1=45

小数部分：1×2?1+0×2?2+1×2?3=0.5+0+0.125=0.625

因此，101101.101B=45.625D。

8421BCD码与二进制数的本质区别：8421BCD码是二进码十进数，用4位二进制数表示1位十进制数（0-9），每4位内部遵循二进制规则，但整体不直接对应二进制数的位权；而二进制数是纯二进制表示，每一位的位权是2的幂次，整体数值为各二进制位的权值之和。例如，十进制数15的8421BCD码是00010101，而二进制数是1111。

2.逻辑函数F=AB+A?C+BC?D，要求用卡诺图化简为最简与或表达式，并说明化简依据。

答案：首先确定变量数为4（A、B、C、D），画出4变量卡诺图。将F的最小项填入卡诺图：AB对应A=1、B=1时所有C、D组合（m12-m15）；A?C对应A=0、C=1时所有B、D组合（m2、m3、m6、m7）；BC?D对应B=1、C=0、D=1时A任意（m5、m13）。

观察卡诺图可合并的最小项：

AB项覆盖的m12-m15中，A=1、B=1，无论C、D如何，可合并为AB；

A?C项中，A=0、C=1，无论B、D如何，可合并为A?C；

BC?D中的m5（A=0,B=1,C=0,D=1）和m13（A=1,B=1,C=0,D=1）可合并为BC?D（因A变化时D=1、B=1、C=0不变）。

但进一步检查是否存在冗余项：BC?D是否被AB或A?C覆盖？当A=1、B=1、C=0、D=1时，AB=1，因此m13已被AB覆盖；当A=0、B=1、C=0、D=1时，A?C=0（C=0），AB=0（A=0），因此m5未被覆盖。因此BC?D不可省略。

最终最简与或式为F=AB+A?C+BC?D。化简依据是卡诺图中相邻最小项（仅一位变量不同）可合并，消去不同变量，保留相同变量，以减少乘积项数量和变量数。

3.比较RS触发器、D触发器、JK触发器的逻辑功能，说明JK触发器为何能避免RS触发器的“不确定状态”。

答案：

RS触发器：输入R（复位）、S（置位），当R=0、S=1时Q=1；R=1、S=0时Q=0；R=0、S=0时保持原状态；R=1、S=1时状态不确定（违反约束条件）。

D触发器：输入D，时钟上升沿触发时Q=D，实现数据锁存，无约束条件。

JK触发器：输入J（置位）、K（复位），时钟触发时：J=0、K=0保持；J=1、K=0置1；J=0、K=1置0；J=1、K=1翻转。

JK触发器避免RS触发器不确定状态的原因：RS触发器在R=S=1时，两个与非门输出均为0，导致Q和Q?同时为0（违反互补关系），去除触发信号后状态由门电路延迟决定，无法预测。而JK触发器在J=K=1时，通过内部反馈结构（通常由两个与非门交叉耦合并引入J、K输入的反馈），使触发后状态必然翻转（Q??1=Q??），消除了不确定状态，扩展了逻辑功能。

4.说明555定时器构成多谐振荡器时，电容充放电的路径及占空比的调节方法。

答案：555定时器接成多谐振荡器时，引脚2（触发端）和6（阈值端）短接并接电容C到地，引脚7（放电端）通过电阻R1接VCC、通过R2接电容C。

充电路径：VCC→R1→R2→C→地，电容电压从1/3VCC上升到2/3VCC，时间t充=0.693(R1+R2)C；

放电路径：C→R2→引脚7（内部放电管）→地，电容电压从2/3VCC下降到1/3VCC，时间t放=0.693R2C；

占空比D=t充/(t充+t放)=(R1+R2)/(R1+2R2)。调节占空比的方法：若需D50%，可在充电回路中串入二极管（隔离R2的放电路径），使充电仅通过R1，放电通过R2，此时t充=0.693R1C，t放=0.693R2C，占空比D=R1/(R1+R2)，可通过调整R1、R2独立调节。

5.简述VerilogHDL中“阻塞赋值”（=）与“非阻塞赋值”（=）的区别及使用场景。

答案：阻塞赋值（=）在仿真时立即执行，赋值语句按顺序执行，前一条语句的赋值结果会立即影响后一条语句；非阻塞赋值（=）在仿真时延迟到当前时间步结束时执