原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
PAGE
沈阳航空航天大学
课程设计报告
课程设计名称：计算机组成原理课程设计
课程设计题目：超前进位加法器的设计
院（系）：计算机学院
专业：计算机科学与技术
班级：
学号：
姓名：
指导教师：
完成日期：2014年01月10日
沈阳航空航天大学课程设计报告
目录
TOC\o1-3\h\z第1章总体设计方案 2
1.1设计原理 2
1.2设计思路 3
1.3 设计环境 3
第2章详细设计方案 4
2.1顶层方案图的设计与实现 4
2.1.1顶层方案的整体设计 4
2.1.2元器件选择和引脚锁定 5
2.2功能模块的设计与实现 6
2.2.1八位超前进位加法器的设计与实现 6
2.3功能仿真调试 8
第3章编程下载与硬件测试 10
3.1编程下载 10
3.2硬件测试及结果分析 10
参考文献 12
附录 13
沈阳航空航天大学课程设计报告
第2章详细设计方案
2.1顶层方案图的设计与实现
顶层方案图主要实现一位全加器的逻辑功能，采用原理图设计输入方式完成，超前进位加法器电路的是实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，经过检测调试，把输入/输出信号通过引脚编号安排到XCV200指定的引脚上去，最终实现芯片的引脚锁定。
2.1.1顶层方案的整体设计
顶层图形文件主要由2个四位超前进位加法器构成，总共17位输入，9位输出。顶层图形文件由XilinxFoundationF3.1软件编辑得到相应的模块，顶层图形的整体设计如下图2.1所示：
图2.1八位超前进位加法器整体设计图
2.1.2元器件选择和引脚锁定
元器件的选择
由于在设计的过程中，硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为XilinxXCV200可编程逻辑芯片。
引脚锁定
在XilinxFoundationF3.1上面完成软件的设计之后，把顶层图形文件中的输入/输出信号用引脚编号安排到XilinxXCV200芯片指定的引脚上去，从而实现芯片的设计电路的引脚锁定，各信号及XilinxXCV200芯片引脚对应关系如下表2.1所示：
表2.1信号和芯片引脚对应关
输入信号
XCV200芯片引脚
输出信号
XCV200芯片引脚
U1A1
94
U1S1
147
U1A2
95
U1S2
152
U1A3
96
U1S3
178
U1A4
97
U1S4
184
U2A1
100
U2S1
185
U2A2
101
U2S2
203
U2A3
102
U2S3
111
U2A4
103
U2S4
110
U1B1
79
U2C4
78
U1B2
80
U1B3
81
U1B4
82
U2B1
84
U2B2
85
U2B3
86
U2B4
87
U1C0
63
2.2功能模块的设计与实现
在八位超前进位加法器和四位超前进位加法器的设计中均是采用Schematic设计输入方式，而在四位超前进位加法器的设计中是由一列的门电路构成，最后在由2个四位超前进位加法器模块构成8位超前进位加法器。可以扩展开来，16位，32位超前进位加法器原理类似8位的设计原理。
2.2.1八位超前进位加法器的设计与实现
(1)设计描述
根据上面在1.1中讲述的四位超前进位加法器的设计原理那样，四位超前进位加法器的实现是建立在进位C1，C2，C3，C4的基础之上的。
所以，由于上面第1.1节中关于进位C1，C2，C3，C4已经进位讲述，根据式（1.1.1），式（1.1.2），式（1.1.3）式（1.1.4）可以画出四位超前进位加法器的逻辑图。
四位超前进位加法器的9个输入端分别为：A1，A2，A3，A4，B1，B2，B3，B4，C0；5个输出端分别为：S1，S2，S3，S4，C4；其高低位顺序是从低到高，A1到A4，B1到B4，S1到S4，C0，C4是进位。经过门电路的组合之后形成，四位超前进位加法器（Schematic程序），在经过封装，可以得到一个比较简洁的元器件，然后可以自己命名。
(2)创建Schematic程序的电路图
四位超前进位加法器的完整电路设计图如下图2.2所示：左面为输入端口，右面5个为输出端口。
图2.2
八位超前进位加法器的设计电路图如下图2.3所示：
图2.3
2.
文档评论（0）