第4章存储器系统.pptVIP

*5.电擦除可编程存储器（EEPROM）原理与EPROM类似，当浮动栅上没有电荷时，漏源极不导电，数据信息为“1”，当浮动栅带上电荷，漏源极导通，数据信息为“0”。在第一级浮动栅上面增加了第二级浮动栅，当VG电压为正，电荷流向第一级浮动栅(编程)，当VG电压为负，电荷从浮动栅流向漏极(擦除)，这个过程要求电流极小，可用普通电源(5V)供给VG。第62页，共102页，星期日，2025年，2月5日*EEPROM存储元等效电路第1浮空栅级第2浮空栅级EEPROM的编程和擦除所需电流很小，可用普通电源供电。而且擦除可按字节进行，每个字节的擦除和编程时间大约为几毫秒。EEPROM具有很高的可靠性，擦写次数104～105以上，数据保持期大于10年。第63页，共102页，星期日，2025年，2月5日*另外，EEPROM擦除可以按字节分别进行，即改写某一地址中的数据，字节的编程和擦除需10ms，因此可以进行在线编程写入。第64页，共102页，星期日，2025年，2月5日*4.4存储器系统的设计存储器芯片与CPU的连接地址线的连接；数据线的连接；控制线的连接。第65页，共102页，星期日，2025年，2月5日*1.存储器接口中应考虑的问题一般输出线的直流负载能力为带一个TTL负载，故在小型系统中，CPU可以直接与存储器相连，而在较大的系统中，一般需要连接缓冲器做中介。2)CPU的时序和存储器的存取速度的配合问题考虑CPU和存储器的读写速度，必要时需设计电路使CPU加上固定的延时周期TW。1)CPU总线的负载能力第66页，共102页，星期日，2025年，2月5日*3)存储器的地址分配和片选问题在一个大型的系统中，存储器往往要由多片存储器芯片组成，要通过片选信号来合理设置每一片存储器芯片地址。4)控制信号的连接不同的存储器芯片控制信号的定义各不相同，正确连接控制信号才能正确启动读写周期，使存储器正常工作。常用的控制信号有RD,WR,WAIT等。第67页，共102页，星期日，2025年，2月5日*2.存储器芯片的片选控制方法存储器的地址译码是任何存储设计的核心，其目的是保证CPU能对所有的存储单元实现正确寻址。由于目前每一片存储芯片的容量是有限的，所以一个存储器总是由若干个存储芯片构成。这就使得存储器的地址译码被分为片选控制译码和片内地址译码两部分。片选控制译码：对高位地址译码后产生存储芯片的片选信号；片内地址译码：对低位地址译码实现片内存储单元的寻址。第68页，共102页，星期日，2025年，2月5日*线选法、全译码法、部分译码法和混合译码法等。线选法：当存储容量不大，所使用的存储芯片数量不多，而CPU的寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片。假定某微机系统的存储容量为4KB，CPU寻址空间为64KB(即地址总线16位)，所用芯片容量为1KB(10位)，那么，可用线选法从高6位地址中任选4位作为4块存储芯片的片选信号。第69页，共102页，星期日，2025年，2月5日*第70页，共102页，星期日，2025年，2月5日*芯片A13A12A11A10A9A8A7A6A5A4A3A2A1A0地址(1)000100000000000400H0001111111111107FFH(2)001000000000000800H001011111111110BFFH(3)010000000000001000H0100111111111113FFH(4)100000000000002000H1000111111111123FFH存储器地址分配如下：第71页，共102页，星期日，2025年，2月5日*优点：连线简单，无需专门的译码电路缺点：1）当存在空闲地址线时，由于空闲地址线可取0或1，导致地址重迭；2）整个存储器地址分布不连续，使可寻址范围减小。第72页，共102页，星期日，2025年，2月5日*CS为高电平，封锁与门，使输入输出缓冲器高阻，数据不能进行读写操作。CS为低电平，WR为高电平，读控制线有效，数据从存储器流向数据总线。读控制线写控制线第30页，共102页，星期日，2025年，2月5日*CS为低电平，WR为低电平，写控制线有效，数据从数据总线流向