高速低摆幅串行链路前端放大器设计.pdfVIP

加利福尼亚大学电气工程与计算机科学系

E.AlonProjectPartIEECS240

DueThursday,Apr.17,2008

在项目这一阶段，您应使用EECS2400.18μmCMOS工艺，并采型（tt）器件参数。

在项目的第一个阶段，探讨适用于高速、低摆幅串行链路的前端放大器设计。以下是该放大器使

用的概念示意图。



与之前的作业不同，您不会获得关于放大器本身的许多规格。相反，您需要根据更次的规格

（例如，数据速率和所需的BER）来指导您的放大器设计。一如既往，您的目标是在最低功耗下

满足所需性能。

您的设计规范和约束条件为：

•数据速率：2Gb/s

•误码率：10‑15

•输入摆幅幅度：5mV差分

•比较器Cin：60fF（即比较器在vo+和vo-上加载了60fF的电容）

•比较器偏移：10mV

一些附加的说明和指导：

•你可以在放大器的偏置电路中使用理想电流源，但任何电流源负载必须用实际晶体管实现。

•你可以使用理想电阻器，但电路中的任何电容器必须用MOS器件或MOM结构实现。对于

MOM电容器，你可以使用HW#1中的垂直或水平平行板参数。

•如果设计需要共模反馈，在项目这一阶段可以使用理想放大器来实现此反馈。然而，你应

该包括共模检测网络（并确保包含其可能的负载效应）。

•你可以自由设置放大器输入端的共模电平。

•记包括输入终止电阻的热噪声。这可能需要你使用电流源创建放大器的输入电压（即vi+，vi-）。

•你也不应忘记为每个设备包括源极和漏极的周长和面积。

你的最终提交应包括：

1.设计的清晰标记示意图，包括器件尺寸和标称偏置电流。ts.

UNIVERSITYOFCALIFORNIA

CollegeofEngineering

DepartmentofElectricalEngineeringandComputerSciences

E.AlonProjectPartIEECS240

DueThursday,Apr.17,2008

Forthisphaseoftheproject,youshouldusetheEECS2400.18mCMOSprocesswiththe

typical(tt)deviceparameters.

Inthisfirstphaseoftheproject,wewillbeexploringthedesignofafront-endamplifiersuitablefora

high-speed,low-swingseriallink.Belowisaconceptualschematicshowinghowthisamplifierisused.



Unlikepreviouss,youwillnotbeprovidedwithmanyspecificationsontheamplifieritself.Rather,

youwillneedtohigher-levelspecs(e.g.,data-rateandrequiredBER)in