第二章C5000DSP硬件结构精品课件.pptVIP

第二章：‘C54XDSP硬件结构;2026/1/11;移动电话芯片组的结构模式为

DSP＋CPU＋

多频(GSM和CDMA

等)RF前端

;在欧洲的GSM制式的数字移动电话手机中，其基带处理采用了以DSP为核心的CDSP专用芯片(包括DSP和模拟处理)。

国内的研发者也用C54芯片完成了语音编解码和信道编解码的功能，并把它们用于CDMA(IS-95)制式中。

DSP在数字移动通信中的应用，主要是进行数字基带信号处理，

包括：

1.信源编码和解码(语音编解码)

2.信道编解码：卷积编码、块交织、维特比译码等

3.调制解调：QDPSK，GMSK，BPSK/QPSK等

4.其它：均衡、误差校正、加解密、校验等。

???????

;2.1’C54xDSP的主要特点;一.TMS32OC54X的主要特性;片内外设（片内外围电路）

On-ChipPeripherals

;TMS320C542功能框图;TMS320C54X的内部硬件组成框图;各种读/写访问总线使用一览表;2.2中央处理单元;1.‘C54x的算术逻辑单元（ALU）：;ALU框图：;2.累加器：;3.桶形移位器;3.桶形移位器;4.辅助寄存器算术单元;辅助寄存器算术单元;5.乘法器/加法器单元;乘法器/加法器单元;比较、选择和存储单元（CSSU）完成累加器的高位字和低位字之间的最大值比较，即选择累加器中较大的字并存储在数据存储器中，不改变状态寄存器ST0中的测试/控制位和传送寄存器（TRN）的值。同时，CSSU利用优化的片内硬件促进Viterbi型蝶形运算。;7.指数编码器;8.CPU状态和控制寄存器;

C54X主要围绕8组16-bit总线而建立的：

程序总线（PB）传送从程序存储器来的指令代码和立即数。

三组数据总线（CB，DB和EB）连接各种元器件，如CPU、数据地址产生逻辑、程序地址产生逻辑，片内外设和数据存储器。CB和DB总线传送从数据存储器读出的操作数。EB总线传送写入到存储器中的数据。

四组数据总线（PAB，CAB，DAB和EAB）传送执行指令所需要的地址。

;2.3‘C54x的总线结构;2.4存储器空间：;存储器分配：;1.片内RAM;2.片内双重RAM(DARAM);3.片内单次访问RAM(SARAM);4.存储器空间;2.5程序存储器;MemoryMapsforthe’542;片内ROM程序程序器图（高2K地址）;C54X器件ROM的分快组织方式;2.6数据存储器;2.7数据存储器;片内RAM分块图;分页管理数据存储空间;分页管理???据存储器;存储器映射寄存器;CPU;2026/1/11;2.8I/O存储空间;;CPU寄存器的简单总结;CPU寄存器的简单总结;CPU寄存器的简单总结;CPU寄存器的简单总结;

两个通用I/O引脚，/BIO和XF。

软件可编程等待状态发生器。

可编程块切换开关模块。

硬件定时器;

时钟发生器

6.主机接口（HPI）：

8bit标准型主机接口

8bit增强型主机接口

16bit增强型主机接口

串口:(同步、缓冲McBSP和时分多路（TDM）

外部总线接口。

IEEE1149.1标准扫描逻辑。;1.通用I/O接口引脚;2.软件可编程等待状态产生器;3.可编程分区开关;2.11定时器;定时器组成框图;定时器主要有3个寄存器所组成：

定时器寄存器(TIM):减1计数器

定时器周期寄存器(PRD)：存放时间常数

定时器控制寄存器(TCR)：包含定时器的控制位和状态位;定时器中断周期为：;TCR定时器控制寄存器;定时器控制寄存器;定时器编程;装入程序代码-BOOTLOADER;小结：

C54X的结构特点;’C54X的结构特点;’C54X的结构特点;’C54X的结构特点;’C54X的结构特点;’C54X的结构特点;本章小结

本章介绍了DSP硬件结构的发展，重点介绍了TMS320C54x的硬件结构，了解DSP硬件结构是设计和应用DSPS的第一步。