面向嵌入式计算机的高速全光互连架构研究.pdfVIP

面向嵌入式计算机的高速全光互连架构研究.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

信息技术信息化计算机应用

面向嵌入式计算机的高速全光互连架构研究

111

文敏华田径石添介

摘要在嵌入式计算机领域中,随着数据传输速率的快速提升,已有电信号传输架构无法满足实际使用需求。

针对嵌入式计算机高处理性能、高传输带宽的应用需求,文章设计了一种高速全光互联架构,构建基于

光背板的光交换设备,通过设计扁平化的处理器互连架构,将多个高性能处理器经由高速网卡与光交换

设备相连,可支持100Gbit/s传输,实现高可靠、低时延、大带宽的全光互连网络,并搭建原型系统,

通过数据收发实验验证了高速全光互连架构的有效性。

关键词嵌入式计算机;数据传输;光交换设备;全光互联网络;高可靠;低时延;大带宽

doi:10.3969/j.issn.1672-9528.2025.04.008

0引言算领域,构建基于光背板的光交换设备,通过设计扁平化的

处理器互连架构,将多个高性能处理器经由高速网卡与光交

在嵌入式计算机领域,随着待处理数据的激增,对于处

换设备相连,高速网卡具备高带宽数据通信功能,满足低时

理器性能、存储设备容量以及交换性能提出了更高要求。由于

延数据处理要求,实现高可靠、低时延、高带宽高速全光互

单个模块的性能有限,当前可基于背板连接来构建一个包含

连架构。

多模块的高性能数据交换和信息处理系统,各个模块通过背

板实现高密度的互联。为在有限的空间提高交换能力,每对差1高速全光互连架构设计

分线上的数据传输速率逐渐提升,IEEE组织在2014年发布了

1.1总体架构

802.3bj标准,其中定义了100GBase-KR4的背板以太网接口规

针对嵌入式计算机高处理性能、高传输带宽的应用需求,

范。这一接口允许在单对差分线上传输25.78Gbit/s的数据速

设计了高速全光互连架构,通过光互连技术将多个高性能处

率,4对差分线可提供100Gbit/s的以太网传输能力[1]。由于

理器通过光交换设备相连,实现高性能处理器对外的高速数

单对差分线上的信号速率已经达到了25Gbit/s以上,对于电

据通信,如图1所示,高速全光互连架构由两部分构成。

信号走线的信号质量有更高的要求,严格控制传输通道的损

高性能处理节点

耗和阻抗连续性仍然是很大的挑战,且对于走线距离也存在

更为严格的限制[2],因此通过电信号进行长距离高速信号传

高性能高性能高性能

输不再是一种理想的架构,需要引入光互连架构。处理器1处理器2处理器3

高速光互连技术具备巨大的

文档评论(0)

你就是我的小鱼鱼 + 关注
实名认证
文档贡献者

教师资格证持证人

该用户很懒,什么也没介绍

领域认证该用户于2024年10月18日上传了教师资格证

1亿VIP精品文档

相关文档