CN111640748B 半导体器件及其电接触结构、制造方法 （福建省晋华集成电路有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN111640748B(45)授权公告日2025.07.04

(21)申请号201910927008.5

(22)申请日2019.09.27

(65)同一申请的已公布的文献号申请公布号CN111640748A

(43)申请公布日2020.09.08

(73)专利权人福建省晋华集成电路有限公司地址362200福建省泉州市晋江市集成电

路科学园联华大道88号

(72)发明人童宇诚赖惠先

(74)专利代理机构上海思捷知识产权代理有限公司31295

专利代理师王宏婧

(51)Int.CI.

H10B12/00(2023.01)

HO1L23/48(2006.01)

H01L21/768(2006.01)

(56)对比文件

CN1705080A,2005.12.07

CN210778604U,2020.06.16

US2010330791A1,2010.12.30US6756262B1,2004.06.29

审查员陈艳萍

权利要求书2页说明书15页附图11页

(54)发明名称

半导体器件及其电接触结构、制造方法

(57)摘要

CN111640748B本发明提供了一种半导体器件及其电接触结构、制造方法，通过将核心区中至少最靠近所述周边区的第一个接触插塞形成于核心区和周边区的交界处的隔离结构上方并与该隔离结构接触，且可以使得第一个接触插塞的底部完全重叠在该隔离结构上，或者，一部分底部与该隔离结构重叠，另一部分底部与紧挨该隔离结构的核心区的有源区重叠，甚至使得第一个接触插塞的顶部至少与紧挨该隔离结构的核心区的有源区上方的接触插塞的顶部相联在一起，由此，可以使得原先在核心区边界最外侧上形成的电学结构至少部分形成于交界处的隔离结构上方，进而

CN111640748B

性能。

面

CN111640748B权利要求书1/2页

2

1.一种半导体器件的电接触结构，其特征在于，所述电接触结构包括：

一衬底，所述衬底具有核心区和周边区以及位于所述核心区和周边区的交界处的隔离结构；

多个接触插塞，形成于所述核心区和所述隔离结构的上方；

其中，至少最靠近所述周边区的第一个接触插塞，形成于所述隔离结构上方并与所述隔离结构接触，其余的接触插塞形成于所述核心区的核心元件的上方且底部与相应的所述核心元件的有源区接触，且所述第一个接触插塞与其最近邻的形成在所述核心区上方的至少一个接触插塞的顶部相联在一起以形成相应的组合接触结构，所述组合接触结构上方还形成有相应的电学结构。

2.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞的底部完全重叠在所述隔离结构上。

3.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞的底部一部分重叠在所述隔离结构上，另一部分重叠在与所述隔离结构紧挨的核心元件的有源区上。

4.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞的底部伸入到所述隔离结构的内部。

5.如权利要求4所述的电接触结构，其特征在于，所述第一个接触插塞的底部伸入到所述隔离结构的内部的深度小于其余的所述接触插塞的底部伸入到相应的有源区内的深度。

6.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞仅有一侧与其最近邻的埋入在所述衬底的栅极接触。

7.如权利要求1所述的半导体器件的电接触结构，其特征在于，所述顶部相联在一起的所有接触插塞构成倒U形电接触结构或者梳状电接触结构。

8.如权利要求1所述的半导体器件的电接触结构，其特征在于，还包括相互独立的接触垫，形成在其余的各个接触插塞的顶部，并一一对应地与相应的接触插塞的顶部电接触。

9.一种半导体器件，其特征在于，包括：

衬底，所述衬底具有核心区、周边区以及位于所述核心区和所述周边区的交界处的隔离结构，所述核心区中形成有多个核心元件；

层间介质层，覆盖在所述衬底上；以及，

如权利要求1~8中任一项所述的半导体器件的电接触结构，所述电接触结构形成于所述层间介质层中，其中，至少最靠近所述周边区的第一个接触插塞，形成于所述隔离结构上方并与所述隔离结构接触，其余的接触插塞形成于所述核心区的核心元件的上方且底部与所述核心元件的有源区接触。

10.如权利要求9所述的半导体器件，其特征在于，所述半导体器件为DRAM,所述核心区为存储区，所述核心元件为存储晶体管，所述电接触结构为存储节点接