CN109712940B 半导体封装及其制造方法 （台湾积体电路制造股份有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN109712940B(45)授权公告日2025.07.04

(21)申请号201810015730.7

(22)申请日2018.01.08

(65)同一申请的已公布的文献号申请公布号CN109712940A

(43)申请公布日2019.05.03

(30)优先权数据

15/793,9982017.10.26US

(51)Int.CI.

H01L23/31(2006.01)

(56)对比文件

US2014252646A1,2014.09.11审查员郑巧

(73)专利权人台湾积体电路制造股份有限公司地址中国台湾新竹科学工业园区新竹市力

行六路八号

(72)发明人刘子正郭正铮郭宏瑞

(74)专利代理机构南京正联知识产权代理有限公司32243

专利代理师顾伯兴

权利要求书5页说明书10页附图25页

(54)发明名称

半导体封装及其制造方法

(57)摘要

CN109712940B本发明实施例提供半导体封装。所述半导体封装中的一者包括第一芯片、第二芯片、及模塑化合物。所述第一芯片上具有至少一个第一通孔及保护层，且所述至少一个第一通孔形成在所述保护层中。所述第二芯片上具有至少一个第二通孔。所述模塑层包封所述第一芯片及所述第二芯片。所述至少一个第二通孔设置在所述模塑层中且与所述模塑层接触，且所述保护层的顶表面、所述至少一个第一通孔的顶表面及所述至少一

CN109712940B

CN109712940B权利要求书1/5页

2

1.一种半导体封装，其特征在于，包括：

第一芯片，所述第一芯片上具有至少一个第一通孔；

第二芯片，所述第二芯片上具有至少一个第二通孔；

模塑层，包封所述第一芯片及所述第二芯片；

介电层，位于所述模塑层之上，且所述至少一个第一通孔及至少一个第二通孔设置在所述介电层中；以及

至少一穿孔，其中所述至少一穿孔位于所述模塑层与所述介电层中且所述至少一穿孔的侧壁与所述模塑层与所述介电层接触，且所述介电层的顶表面、所述至少一个第一通孔的顶表面及所述至少一个第二通孔的顶表面与所述至少一穿孔的顶表面实质上共面。

2.根据权利要求1所述的半导体封装，还包括重布线层，所述重布线层设置在所述介电层之上且电连接到所述至少一个第一通孔及所述至少一个第二通孔。

3.根据权利要求1所述的半导体封装，其中所述第一芯片的厚度不同于所述第二芯片的厚度。

4.根据权利要求1所述的半导体封装，其中所述模塑层包含不含有填料的材料。

5.根据权利要求1所述的半导体封装，其中所述至少一个第二通孔包括多个第二通孔，且所述介电层设置在所述第二通孔之间。

6.一种半导体封装，其特征在于，包括：

第一芯片，所述第一芯片上具有至少一个第一通孔，所述至少一个第一通孔包括晶种层及导电层，且所述晶种层沿所述导电层的侧壁及底部设置；

第二芯片，所述第二芯片上具有至少一个第二通孔；

模塑层，包封所述第一芯片及所述第二芯片，且所述模塑层的顶表面不高于所述第一芯片的有源表面；以及

介电层，位于所述模塑层之上，且所述至少一个第一通孔及至少一个第二通孔设置在所述介电层中，其中所述至少一个第一通孔的顶表面与所述介电层的顶表面实质上共面，且所述介电层连续地在所述至少一个第一通孔及所述至少一个第二通孔之间延伸。

7.根据权利要求6所述的半导体封装，其中所述第一芯片的厚度不同于所述第二芯片的厚度。

8.根据权利要求6所述的半导体封装，其中所述介电层具有平面表面。

9.根据权利要求6所述的半导体封装，其中所述模塑层的所述顶表面与所述第一芯片的所述有源表面实质上齐平。

10.根据权利要求6所述的半导体封装，其中所述模塑层的所述顶表面具有碟状凹陷。

11.根据权利要求6所述的半导体封装，还包括重布线层，所述重布线层位于所述介电层之上且电连接到所述至少一个第一通孔。

12.一种半导体封装的制造方法，其特征在于，包括：

在载体上提供具有第一粘合层的第一芯片及具有第二粘合层的第二芯片，且所述第一芯片的有源表面与所述第二芯片的有源表面实质上共面；

形成模塑层以包封所述第一芯片及所述第二芯片，且所述模塑层的顶表面不高于所述第一芯片的所述有源表面及所述第二芯片的所述有源表面；

在所述模塑层之上的介电层中形成至少一个第一通孔及至少一个第二通孔的导电层；

CN109712940B