CN111950226B 芯片后端设计和版图设计方法、工具、芯片及存储介质 （Oppo广东移动通信有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN111950226B(45)授权公告日2025.07.08

(21)申请号202010820385.1

(22)申请日2020.08.14

(65)同一申请的已公布的文献号申请公布号CN111950226A

(43)申请公布日2020.11.17

(73)专利权人OPPO广东移动通信有限公司

地址523860广东省东莞市长安镇乌沙海

滨路18号

GO6F30/398(2020.01)

(56)对比文件

钱恒帆.基于7nm工艺某芯片子模块后端设计与验证.《中国优秀硕士学位论文全文数据库(电子期刊)信息科技辑》.2020,(2020年第02

期),I135-313.

审查员赵蓉

(72)发明人刘君

(74)专利代理机构北京派特恩知识产权代理有限公司11270

专利代理师张静张颖玲

(51)Int.CI.

GO6F30/392(2020.01)

GO6F30/396(2020.01)权利要求书3页说明书27页附图8页

(54)发明名称

芯片后端设计和版图设计方法、工具、芯片及存储介质

(57)摘要

CN111950226B本申请实施例公开了一种芯片后端设计和版图设计方法、工具、芯片及存储介质，该生成方法包括：导入库文件和设计数据；布线PnR工具基于库文件和设计数据进行布线处理时，在执行完优化时序命令之后，执行第一写出命令，获得第一报告、第一网表以及第一文件；基于第一网表和第一文件，静态时序分析STA工具执行第一分析命令，生成第二报告；基于第一报告和第二报告，对PnR工具的信息进行修正，获得修正后信息；基于库文件和设计数据，STA工具执行第二分析命令，获得时序报告；若时序报告存在时序违规，则执行变更命令，对PnR工具的、所述修正后信息以外的其他信息进行ECO处理；STA工具继续

CN111950226B

导入库文件和设计数据；其中，设计数据包括芯片前端设计后

导入库文件和设计数据；其中，设计数据包括芯片前端设计后获得的门级网表和时序约束

PnR工具基于库文件和设计数据进行布线处理时

在执行完优化时序命令之后，执行第一写出命令

获得第一报告、第一网表以及第一文件

基于第一网表和第一文件，STA工具执行第一分析命令生成第二报告

基于第一报告和第二报告，对PnR工具的信息进行修正获得修正后信息

基于库文件和设计数据，STA工具执行第二分析命令获得时序报告

若时序报告存在时序违规，则执行变更命令对PnR工具的时序信息以外的其他信息进行ECO

STA工具继续执行下一个分析命令

直到获得的时序报告不存在时序违规，输出版图

201

202

203

204

205

206

207

CN111950226B权利要求书1/3页

2

1.一种芯片后端设计方法，其特征在于，所述芯片后端设计方法应用于后端设计工具，所述方法包括：

导入库文件和设计数据；其中，所述设计数据包括芯片前端设计后获得的门级网表和时序约束；

中止后端设计流程，且不退出所述后端设计流程；布线PnR工具基于所述库文件和所述设计数据进行布线处理时，在执行完优化时序命令之后，执行第一写出命令，获得第一报告、第一网表以及第一文件；所述第一报告包括保持时间裕量holdslack;所述第一文件包括PIN脚信息，长度，高度，坐标定位，以及数字PR的面积大小；

基于所述第一网表和所述第一文件执行第一插入命令，对间隙进行插入处理；执行第一抽取命令，提取第一寄生参数；STA工具执行第一分析命令，对所述第一寄生参数进行静态分析处理，生成第二报告；

根据所述第一报告中的holdslack和所述第二报告中的holdslack确定余量差值；

按照所述余量差值对所述PnR工具的信息进行修正处理；

恢复所述后端设计流程；基于所述库文件和所述设计数据，所述STA工具执行第二分析命令，获得时序报告；

若所述时序报告存在时序违规，则执行变更命令，对所述PnR工具的、修正后信息以外的其他信息进行工程变更ECO处理；

所述STA工具继续执行下一个分析命令，直到获得的时序报告不存在时序违规，输出版

图。

2.根据权利要求1所述的方法，其特征在于，按照所述余量差值对所