FP图像开发板测试激励设置与双向端口处理方法.pdfVIP

1．激励的设置

相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向

端口inout在测试中需要进行处理。

方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout

口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。

eg：

inout[0:0]bi_dir_port;

wire[0:0]bi_dir_port;

reg[0:0]bi_dir_port_reg;

regbi_dir_port_oe;

assignbi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1bz;

用bi_dir_port_oe控制端口数据方向，并利用中间变量寄存器改变其值。等于

两个模块之间用inout双向口互连。往端口写（就是往模块里面输入?/span

方法2：使用force和release语句，这种方法不能准确反映双向端口的信

号变化，但这种方法可以反映块内信号的变化。具体如示：

moduletest();

wiredata_inout;

regdata_reg;

reglink;

#xx;//延时

forcedata_inout=1bx;//强制作为输入端口

#xx;

releasedata_inout;//释放输入端口

endmodule

从文本文件中和写入向量

1）文本文件：用$readmemb系统任务从文本文件中二进制向

量（可以包含输入激励和输出期望值）。$readmemh用于十六进制文件。例

如：

reg[7:0]mem[1:256]//a8-bit,256-word

定义器mem

initial$readmemh(mem.data,mem)//将.dat文件读入寄存器mem中

initial$readmemh(mem.data,mem,128,1)//参数为寄存器加载数

据的地址始终

$fopen例如：2）输出文本文件：打开输出文件用

integerout_file;//out_file是一个文件描述，需要定义为integer类型

out_file=$fopen(cpu.data);//cpu.data是需要打开的文件，也就

是最终的输出文本

设计中的信号值可以通过$fmonitor,$fdisy,

6．VerilogTestbench信号记录的系统任务:

1).SHM数据库可以记录在设计仿真过程中信号的变化.它只在probes有效

的时间内记录你setprobeon的信号的变化.

ex).$shm_open(waves.shm);//打开波形数据库

$shm_probe(top,AS);//setprobeontop,

$shm_close//关闭数据库

在记录信号或者波形时需要被记录信号的路径，如：tb.module.u1.clk.