第五章-半导体存储器及接口技术liu.pptVIP

半导体存储器接口设计需解决两个问题：;5.3.1存储芯片的选择;1存储芯片类型的选择;;;存储系统的位扩充与CPU连接示意图;;A0~A10;存储芯片数量的确定小结;5.3.2存储器的地址分配;5.3.3存储器的地址译码;1地址译码实现电路;（2）采用译码器实现译码;例：用6116（2K×8）构成（8K×8）的存储系统，且存储

系统地址范围为00800H~027FFH.;;6116（2K×8）构成（8K×8）存储系统之

译码电路硬件设计;个满足特定存储要求的存储系统，应根据实际需要、用途、

74LS138、74LS139、74LS156等。

3存储器与CPU的信号连接

6116:AB--11位

6116:AB--11位

8088主要有/RD，/WR，IO/（/M）等。

CPU读写速度、性价比等选择合适的存储器芯片。

CPU所有的高位地址线用来作为译码器的输入，

要求容量较大，应选DRAM，以减少系统体积，降低成本。

经地址译码电路进行地址重新分配。

1------1

IO/（/M）的硬件连接

CPU的A11~A19作74LS138的输入。

与芯片AB的位数有关。

标准存储芯片：2716(2K×8)→8K×8;（1）全地址译码方式;与芯片AB的位数有关。

2、地址分配（首地址：08000H）

2存储系统的地址分配

8086:凑成标准的16位数据位

经地址译码电路进行地址重新分配。

一般情况下，一个系统ROM、RAM均有；

6116（2K×8）构成（8K×8）的存储系统

6116:AB--11位

CPU读写速度、性价比等选择合适的存储器芯片。

0111101

2存储芯片数量的确定

半导体存储器接口设计需解决两个问题：

半导体存储器接口设计需解决两个问题：

Eg:CPU的A0~A10与各个6116的A0~A10依次连接。

0------0;（2）部分地址译码方式;Eg:CPU的A0~A10与各个6116的A0~A10依次连接。

一般情况下，一个系统ROM、RAM均有；

Eg:CPU的A0~A10与各个6116的A0~A10依次连接。

1步：各个6116的A0~A10依次并联再与CPU的A0~A10依次连接。

（1片：0000H-07FFH）

（2）部分地址译码方式

半导体存储器接口设计需解决两个问题：

2步：CPU剩余地址线的处理

需要的存储器芯片数量=

8088主要有/RD，/WR，IO/（/M）等。

1K=210:A0~A9,000H~3FFH

（2）存储芯片数据输入线与数据输出线分开时，须经三态门与

利用电子技术的知识：组合逻辑电路实现译码。

地址分配：确定每个存储芯片所占的地址范围。

6116:AB--11位;（3）线性地址译码方式;8088与6264的线性地址译码方式

硬件连接;5.3.4存储器与CPU的信号连接;1地址线的连接;2数据线的连接;3控制线的连接;IO/（/M）的硬件连接;IO/（/M）的硬件连接;存储器与CPU的连接小结;6264;2、地址分配（首地址：08000H）;谢谢大家！