东北师范大学《计算机组成原理》2019-2020学年期末考试试卷.docxVIP

东北师范大学《计算机组成原理》2019-2020学年期末考试试卷.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

东北师范大学

2019-2020学年期末试卷(A)

课程名称:计算机组成原理 学期:第二学期

专业: 班级:

姓名:学号:

一.选择题(每题1分,共10分)

1.对计算机的产生有重要影响的是:。

A牛顿、维纳、图灵

B莱布尼兹、布尔、图灵

C巴贝奇、维纳、麦克斯韦

D莱布尼兹、布尔、克雷

2.假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校校验的字符码是。

ABCD3.按其数据流的传递过程和控制节拍来看,阵列乘法器可认为是。

A全串行运算的乘法器

B全并行运算的乘法器

C串—并行运算的乘法器

D并—串型运算的乘法器

4.某计算机字长32位,其存储容量为16MB,若按双字编址,它的寻址范围是。

A16MB B2M C8MB D16M

5.双端口存储器在情况下会发生读/写冲突。

A左端口与右端口的地址码不同

B左端口与右端口的地址码相同

C左端口与右端口的数据码相同

D左端口与右端口的数据码不同

6.程序控制类指令的功能是。

A进行算术运算和逻辑运算

B进行主存与CPU之间的数据传送

C进行CPU和I/O设备之间的数据传送

D改变程序执行顺序

7.由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期通常用来规定。

A主存中读取一个指令字的最短时间

B主存中读取一个数据字的最长时间

C主存中写入一个数据字的平均时间

D主存中读取一个数据字的平均时间

8.系统总线中控制线的功能是。

A提供主存、I/O接口设备的控制信号响应信号

B提供数据信息

C提供时序信号

D提供主存、I/O接口设备的响应信号

1

9.具有自同步能力的记录方式是。

ANRZ? BNRZ? CPM DMFM

10.IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送,它的数据传输率可以是。

A100兆位/秒 B200兆位/秒 C400兆位/秒 D300兆位/秒

二.填空题(每题3分,共15分)

1.Cache是一种A.存储器,是为了解决CPU和主存之间B.不匹配而采用的一项重要硬件技术。现发展为多级cache体系,C.分设体系。

2.RISC指令系统的最大特点是:A.;B.;C.种类少。只有取数/存数指令访问存储器。

3.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来,主要有三种形式A.并行;B.并行;C.并行。

4.软磁盘和硬磁盘的A.原理与B.方式基本相同,但在C.和性能上存在较大差别。

5.流水CPU是以A.为原理构造的处理器,是一种非常B.的并行技术。目前的C.微处理器几乎无一例外的使用了流水技术。

三.(9分)CPU执行一段程序时,cache完成存取的次数为3800次,主存完成存取的次数为200次,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。

四.(9分)某加法器进位链小组信号为C?C?C?C?,低位来的信号为C?,请分别按下述两种方式写出C?C?C?C?的逻辑表达式。

(1)串行进位方式 (2)并行进位方式

五.(10分)图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路,后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是2:4译码器,使能端G接地表示译码器处于正常译码状态。

2

要求:完成A组跨接端与B组跨接端内部的正确连接,以便使地址译码电路按图的要求正确寻址。

3

六.(9分)运算器结构如图B5.2所示,R1,R2,R3是三个寄存器,A和B是两个三选一的多路开关,通路的选择由AS0,AS1和BS0

S1S2

S1S2

S1S2

S1S2

请设计控制运算器通路的微指令格式。

七.(9分)集中式仲裁有几种方式?画出独立请求方式的逻辑图,说明其工作原理。

八.(9分)单级中断中,采用串行排队链法来实现具有公共请求线的中断优先级识别,请画出中断向量为001010,001011,001000三个设备的判优识别逻辑图。

九.(10分)机动题

十.(10分)机动题

4

文档评论(0)

坏坏先森 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档