宁夏大学《计算机组成原理》2018-2019学年期末试卷.docxVIP

学期：

2018

至

2019

宁夏大学

试卷

学期

学年度

第

1

课程：

计算机组成原理

课程代号：

学号：

使用班级:

姓名：

★特别提示：请遵守考场纪律，如发现有违纪或作弊行为，将严格按照规定处理！

题号

一

二

三

四

五

六

七

总分

得分

得分

一、单项选择题(20分,每小题2分)

1.定点32位字长的字，采用补码形式表示时，一个字所能表示的小数范围是

。

A．0~+(1-2-31)

B．-(1-2-31)~+1

C．

-1~+(1-2-31)

D．-(1-2-31)~+(1-2-31)

2.在定点二进制补码运算中，采用单符号判别法，当______产生上溢出。

A.最高位的进位和次高位的进位为00 B.最高位的进位和次高位的进位为11 C.最高位的进位和次高位的进位为01 D.最高位的进位和次高位的进位为103.定点二进制运算其中，减法运算一般通过______来实现。

A.原码运算的二进制减法器 B.补码运算的二进制减法器

C.补码运算的十进制加法器 D.补码运算的二进制加法器4.在多级存储体系中，“cache—主存”结构的作用是解决______的问题。

A．主存容量不足 B．主存与辅存速度不匹配

C．辅存与CPU速度不匹配 D．主存与CPU速度不匹配

5.SRAM芯片，存储容量为32K×16位，该芯片的地址线和数据线数目为______。

A．

15，16

B．

16，16

C．32，16

D．16，32

6.在cache的映射方式中不需要替换策略的是______。

A．全相联映射方式

C．组相联映射方式

B．直接映射方式

D．全相联映射方式和组相联映射方式

7.立即寻址方式的数据在

中。

C.

寄存器

D.

ALU

A.指令

B.存储器单元

第1页共5页

8．微程序控制器中，机器指令与微指令的关系是_________。

A．每一条机器指令由一条微指令来执行

B．每一条机器指令由一段微程序来解释执行

C．每一条微指令由机器指令来解释执行

D．每一段机器指令组成的程序可由一条微指令来执行

9．改变程序执行顺序，是靠改变

的内容来实现的。

。

A．数据寄存器DR

B．算术逻辑运算单元ALU

C．指令寄存器IR

D．程序计数器PC

10.微程序控制器中根据指令操作码OP形成的微地址转移是为了确定指令解释微程序的

A．控制字段

B．顺序字段

C．起始微地址

D．微命令

得分

二、判断题(10分，每小题1分，正确的打√，错误的打×)

1．_______机器原码乘除运算时符号位单独处理不参加运算。

2.

3.

阵列乘法的核心部件是一位全加器。

计算机内的二进制减法运算是采用减法器实现的。

4．_______计算机在运算过程中最高位产生了进位或借位称为溢出。

5．_______机器浮点加减运算向阶码大的对阶是为了提高运算速度。

6._______一般来讲，动态RAM比静态RAM的读写速度快。

7._______采用编码方式的微指令，只有互斥的微命令才能放在同一字段译码。8．_______一个指令周期由若干CPU周期组成。

9．_______一般而言硬布线控制器比微程序控制器结构复杂，但速度快。

10.

CPU中广泛采用的流水线技术是一种空间并行技术。

得分

三、填空题（10分，每空1分）

1．已知xy

则逻辑与运算x∧y=

。

μs。

，

2.

256K×4的DRAM芯片内部采用行列相等的双译码结构，则行和列的数目均为

若单元刷新间隔不超过4096μs，采用分散刷新方式，则刷新信号的间隔是

3．一个采用直接映射的Cache，有128块，主存共有8192块，每块64个字，则主存地址的为

位，其中块标记为

位，Cache行地址为

位，块内地址为

位。

4．微程序控制存储器容量为256×48位，测试条件有4个，微指令采用水平格式，则对应

的控制字段、测试字段和微地址字段长度分配各是

、

、

位。

第2页共5页

得分

四、填表（20分）

请根据表中给出数据的真值或原码、反码、补码（8位）等，填写其余的数据。

十进制真值

原码

反码

补码

补码的偶校验码（1位）

-23/3210010011-69

得分

五、定点补码运算（20分）

机器数采用8位二进制补码表示（包含符号位），请按补码加减运算法则完成下列运算，并按双符号法判

定结果是否溢出，对未溢出的给出十进制真值。

（1）x=1100011，y=-1011101，计算[x-y]补

（2）x=-1110111，y=101101，计算[x+y]补

第3页共5页

得分

六、存储器设计(10分)

已知某CPU的地址总线为A15-A0,数据总线为D15-D0,现采用一种16K×8的RAM芯片来组成6