CN116779664A 一种具电极间电容结构的igbt芯片及其制作方法 （深圳芯能半导体技术有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN116779664A(43)申请公布日2023.09.19

(21)申请号202311055712.9

(22)申请日2023.08.22

(71)申请人深圳芯能半导体技术有限公司

地址518000广东省深圳市龙岗区宝龙街

道宝龙社区宝荷大道76号智慧家园二期2B1301

(72)发明人李江华

(74)专利代理机构深圳昊生知识产权代理有限公司44729

专利代理师刘新子

(51)Int.CI.

HO1LHO1L

H10N

29/739(2006.01)

21/331(2006.01)97/00(2023.01)

权利要求书2页

说明书5页附图4页

(54)发明名称

一种具电极间电容结构的IGBT芯片及其制

108107

108

107

102

112卡

105

103

113

106

101

110

111

109

(57)摘要

CN116779664A本发明提供了一种具电极间电容结构的IGBT芯片及其制作方法，该芯片包括：N型硅衬底、二氧化硅区、P型体区、N+发射极、栅极多晶硅区、顶部多晶硅层、接触孔、顶部金属区、N型场终止区、P+阳极区、Cgs发射极端电极以及Cgs栅极端电极；其中，在所述栅极多晶硅区的顶部形成的所述顶部多晶硅层与二氧化硅层构成一种电容结构，且该电容结构与所述Cgs发射极端电极以及Cgs栅极端电极分别相连，以实现在Cgd不变的同时改变Cgs。本发明提出了一种新的IGBT结构，在栅极多晶硅区的顶部，形成一个与栅极和发射极并联的电容，将改变Cgs的大

CN116779664A

CN116779664A权利要求书1/2页

2

1.一种具电极间电容结构的IGBT芯片，其特征在于，包括N型硅衬底、二氧化硅区、P型体区、N+发射极、栅极多晶硅区、顶部多晶硅层、接触孔、顶部金属区、N型场终止区、P+阳极区、Cgs发射极端电极以及Cgs栅极端电极；

其中，在所述栅极多晶硅区的顶部形成的所述顶部多晶硅层，所述顶部多晶硅层与所述二氧化硅区共同构成一种电容结构，且该电容结构与所述Cgs发射极端电极以及Cgs栅极端电极分别相连，以实现在Cgd不变的同时改变Cgs。

2.一种制作方法，用于制备如权利要求1所述的具电极间电容结构的IGBT芯片，其特征在于，所述制作方法包括如下步骤：

S1、选择N型硅衬底，沉积预设厚度的二氧化硅，通过离子注入在所述N型硅衬底形成P型体区，使用光刻胶做掩膜，再进行二氧化硅刻蚀得到氧化掩膜层，并清除光刻胶；

S2、将所述氧化掩模层作为硬掩模层，基于干法刻蚀得到沟槽结构后再去除所述硬掩模层；

S3、在沟槽结构进行氧化处理形成栅极氧化层；

S4、淀积多晶硅填充所述沟槽结构形成栅极多晶硅区，刻蚀去除N型硅衬底的表面多晶硅，通过离子注入形成N+发射极；

S5、依次淀积二氧化硅、多晶硅层，再通过光刻和刻蚀去除部分二氧化硅和多晶硅得到二氧化硅层和顶部多晶硅层，且所述顶部多晶硅层与所述二氧化硅区共同构成一种电容结构；

S6、淀积介质层，再通过刻蚀开出接触孔，淀积顶层金属层以连接N+发射极和二氧化硅层上面的顶部多晶硅层，N型硅衬底进行背面高能离子注入形成N型场终止区和P+阳极区。

3.根据权利要求2所述的制作方法，其特征在于，所述步骤S1具体包括：

选取N型的FZ单晶硅衬底，沉积预设厚度的二氧化硅，采用湿氧工艺将FZ单晶硅衬底进行氧化层生长；

通过注入P型离子在所述N型硅衬底形成P型体区，去胶后进行杂质推进；

使用光刻胶做掩膜，再进行二氧化硅刻蚀得到氧化掩膜层，并清除光刻胶。

4.根据权利要求2所述的制作方法，其特征在于，所述步骤S2具体包括：

基于PECVD淀积生长二氧化硅刻蚀硬掩膜层，基于干法刻蚀得到沟槽结构后再去除所述硬掩模层。

5.根据权利要求2所述的制作方法，其特征在于，所述步骤S3具体包括：

牺牲氧化层生长，去除牺牲氧化层，栅氧生长以在沟槽结构形成栅极氧化层。

6.根据权利要求2所述的制作方法，其特征在于，在所述步骤S4中：

通过N型离子注入形成N+发射极。

7.根据权利要求2所述的制作方法，其特征在于，所述步骤S5具体包括：

依次基于PECVD淀积二氧化硅、多晶硅层，再通过光刻和刻蚀去除部分二氧化硅和多晶硅得到二氧化硅层和顶部多晶硅层，且所述顶部多晶硅层与所述二氧化硅区共同构成一