CN114464627A 半导体器件的制作方法、半导体器件以及存储系统 （长江存储科技有限责任公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN114464627A(43)申请公布日2022.05.10

(21)申请号202210139283.2

(22)申请日2022.02.15

(71)申请人长江存储科技有限责任公司

地址430074湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人颜丙杰谢景涛

(74)专利代理机构北京康信知识产权代理有限责任公司11240

专利代理师霍文娟

(51)Int.CI.

HO1L27/1157(2017.01)

HO1L27/11582(2017.01)

权利要求书2页说明书8页附图5页

(54)发明名称

半导体器件的制作方法、半导体器件以及存储系统

(57)摘要

CN114464627A本申请提供了一种半导体器件的制作方法、半导体器件以及存储系统。该制作方法包括：形成衬底、堆叠结构以及多个沟道孔，堆叠结构位于衬底的表面上，堆叠结构包括沿远离衬底方向间隔设置的绝缘介质层，相邻的两个绝缘介质层之间形成凹槽，各沟道孔间隔地位于堆叠结构中且分别贯穿至衬底；在各沟道孔的裸露外壁上形成第一介质层，第一介质层连接至少三个相邻的沟道孔，并在连接的至少三个相邻的沟道孔之间形成空洞；在形成有第一介质层的各凹槽中填充金属材料，形成多个金属层。该方法中，金属材料中的F离子被第一介质层阻挡，缓解了现有技术中CH尺寸较大的地方较易发生F扩散引起的

CN114464627A

形成衬底、堆叠结构以及多个沟道孔，所述堆叠结构

形成衬底、堆叠结构以及多个沟道孔，所述堆叠结构

位于所述衬底的表面上，所述堆叠结构包括沿远离所

述衬底方向间隔设置的绝缘介质层，相邻的两个所述

绝缘介质层之间形成凹槽，各所述沟道孔间隔地位于

所述堆叠结构中且分别贯穿至所述衬底；

在各所述沟道孔的裸露外壁上形成第一介质层，所述

第一介质层连接至少三个相邻的所述沟道孔，并在连

接的至少三个相邻的所述沟道孔之间形成空洞；

在形成有所述第一介质层的各所述凹槽中填充金属材

料，形成多个金属层。

S103

S101

S102

CN114464627A权利要求书1/2页

2

1.一种半导体器件的制作方法，其特征在于，包括：

形成衬底、堆叠结构以及多个沟道孔，所述堆叠结构位于所述衬底的表面上，所述堆叠结构包括沿远离所述衬底方向间隔设置的绝缘介质层，相邻的两个所述绝缘介质层之间形成凹槽，各所述沟道孔间隔地位于所述堆叠结构中且分别贯穿至所述衬底；

在各所述沟道孔的裸露外壁上形成第一介质层，所述第一介质层连接至少三个相邻的所述沟道孔，并在连接的至少三个相邻的所述沟道孔之间形成空洞；

在形成有所述第一介质层的各所述凹槽中填充金属材料，形成多个金属层。

2.根据权利要求1所述的方法，其特征在于，在各所述沟道孔的裸露外壁上形成第一介质层之后，在形成有所述第一介质层的各所述凹槽中填充金属材料，形成多个金属层之前，所述方法还包括：

去除部分的所述第一介质层，使得部分的所述沟道孔的外壁裸露，剩余的所述第一介质层形成介质部，所述介质部连接至少三个相邻的所述沟道孔，并在连接的至少三个相邻的所述沟道孔之间形成所述空洞；

在所述沟道孔的裸露外壁上以及所述介质部的裸露表面上形成第二介质层。

3.根据权利要求1所述的方法，其特征在于，在各所述沟道孔的裸露外壁上形成第一介质层，包括：

采用原子层沉积技术在各所述沟道孔的裸露外壁上沉积预定厚度的介质材料，以连接至少三个相邻的所述沟道孔，并在至少三个相邻的所述沟道孔之间形成所述空洞，得到所述第一介质层。

4.根据权利要求3所述的方法，其特征在于，去除部分的所述第一介质层，包括：

采用湿法刻蚀法或者气体刻蚀法刻蚀所述第一介质层，以去除所述预定厚度的所述第一介质层。

5.根据权利要求1所述的方法，其特征在于，形成衬底、堆叠结构以及多个沟道孔，包括：

依次形成所述衬底以及位于所述衬底上的预备堆叠结构，所述预备堆叠结构包括沿远离所述衬底方向交替叠置的所述绝缘介质层以及牺牲层；

去除部分的所述预备堆叠结构，在所述预备堆叠结构中形成贯穿至所述衬底的多个预备沟道孔；

去除各所述牺牲层，使得各所述预备沟道孔的部分外壁裸露，得到多个所述凹槽；

在各所述预备沟道孔的裸露外壁上形成高K介质层，得到各所述沟道孔。

6.根据权利要求5所述的方法，其特征在于，在