CN114170967A 阵列基板、阵列基板的制作方法和显示面板 （云谷（固安）科技有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(43)申请公

(10)申请公布号CN114170967A布日2022.03.11

(21)申请号202111576893.0

(22)申请日2021.12.22

(71)申请人云谷(固安)科技有限公司

地址065500河北省廊坊市固安县新兴产

业示范区

(72)发明人陈发祥马应海刘雪郭双郭子栋

(74)专利代理机构北京远智汇知识产权代理有限公司11659

代理人范坤坤

(51)Int.CI.

GO9G3/3225(2016.01)

GO9G3/3233(2016.01)

权利要求书2页说明书10页附图10页

(54)发明名称

阵列基板、阵列基板的制作方法和显示面板

(57)摘要

CN114170967A本发明公开了一种阵列基板、阵列基板的制作方法和显示面板。该阵列基板包括：基板；像素驱动电路，设置于基板上，像素驱动电路包括驱动晶体管和第一晶体管，第一晶体管位于驱动晶体管的栅极漏电路径上，第一晶体管的阈值电压大于驱动晶体管的阈值电压。通过设置第一晶体管的阈值电压大于驱动晶体管的阈值电压，从而使得第一晶体管在关断状态下的漏电流比较小，从而可以减小第一晶体管所在的驱动晶体管的栅极漏电路径上的漏电流，增加了驱动晶体管的栅极电位保持时间，使得驱动晶体管形成的驱动

CN114170967A

Tdrn1

10

CN114170967A权利要求书1/2页

2

1.一种阵列基板，其特征在于，包括：

基板；

像素驱动电路，设置于所述基板上，所述像素驱动电路包括驱动晶体管和第一晶体管，所述第一晶体管位于所述驱动晶体管的栅极漏电路径上，所述第一晶体管的阈值电压大于所述驱动晶体管的阈值电压。

2.根据权利要求1所述的阵列基板，其特征在于，所述像素驱动电路还包括第二晶体管，所述第二晶体管位于所述驱动晶体管的栅极漏电路径上，所述第二晶体管的阈值电压大于所述驱动晶体管的阈值电压；所述第二晶体管和所述第一晶体管位于所述驱动晶体管不同的栅极漏电路径上。

3.根据权利要求1或2所述的阵列基板，其特征在于，所述像素驱动电路包括阈值补偿晶体管和初始化晶体管；所述初始化晶体管的栅极与第一扫描信号输入端连接，所述初始化晶体管的第一极与参考信号输入端连接，所述初始化晶体管的第二极和所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极连接，所述阈值补偿晶体管的栅极与第二扫描信号输入端连接，所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述驱动晶体管的第一极与第一电压输入端连接；

所述驱动晶体管的栅极漏电路径上的晶体管为阈值补偿晶体管；或者，所述驱动晶体管的栅极漏电路径上的晶体管为栅极初始化晶体管。

4.根据权利要求1所述的阵列基板，其特征在于，所述驱动晶体管的栅极漏电路径上的晶体管为双栅晶体管。

5.一种阵列基板的制作方法，其特征在于，包括：

在基板上形成像素驱动电路；其中，所述像素驱动电路包括驱动晶体管和第一晶体管，所述第一晶体管位于所述驱动晶体管的栅极漏电路径上，所述第一晶体管的阈值电压大于所述驱动晶体管的阈值电压。

6.根据权利要求5所述的阵列基板的制作方法，其特征在于，在基板上形成像素驱动电路，包括：

在所述基板上形成半导体层；

图案化所述半导体层，形成第一沟道区和至少一个第二沟道区；其中，所述第一沟道区用于形成所述驱动晶体管的沟道，至少一个所述第二沟道区用于形成所述第一晶体管的沟道；

对所述第二沟道区进行离子注入，使所述第二沟道区的离子浓度大于所述第一沟道区的离子浓度；

基于所述第一沟道区和所述第二沟道区分别形成所述驱动晶体管和所述第一晶体管。

7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述像素驱动电路包括第二晶体管，所述第二晶体管位于所述驱动晶体管的栅极漏电路径上，所述第二晶体管和所述第一晶体管位于所述驱动晶体管不同的栅极漏电路径上时，图案化所述半导体层，形成第一沟道区和至少一个第二沟道区，包括：

图案化所述半导体层，形成第一沟道区和两个第二沟道区；其中，所述第一沟道区用于形成所述驱动晶体管的沟