CN112731101B 一种集成电路连通率测试系统及其制作方法 （江苏物联网研究发展中心）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN112731101B(45)授权公告日2023.09.12

(21)申请号202011511367.1

(22)申请日2020.12.18

(65)同一申请的已公布的文献号申请公布号CN112731101A

(43)申请公布日2021.04.30

(73)专利权人江苏物联网研究发展中心

地址214046江苏省无锡市新区菱湖大道

200号中国传感网国际创新园C座4楼

(72)发明人贾士奇刘瑞文焦斌斌云世昌孔延梅

(74)专利代理机构北京知迪知识产权代理有限公司11628

专利代理师王胜利

(51)Int.CI.

G01R31/28(2006.01)

GO1R31/71(2020.01)

H01L21/66(2006.01)

(56)对比文件

CN102456668A,2012.05.16CN109270311A,2019.01.25CN211017065U,2020.07.14CN102937695A,2013.02.20CN211404493U,2020.09.01CN104051337A,2014.09.17CN104465420A,2015.03.25CN105470239A,2016.04.06CN103151337A,2013.06.12CN104851875A,2015.08.19

审查员王倪颖

权利要求书2页说明书8页附图3页

(54)发明名称

一种集成电路连通率测试系统及其制作方法

(57)摘要

CN112731101B本发明公开一种集成电路连通率测试系统及其制作方法，涉及半导体三维集成技术领域。应用于用于构成集成电路的晶圆，该装置包括：测试组件和测试仪，该测试组件包括：位于该晶圆的上表面和下表面的多个导线和多个测试焊盘，该测试焊盘通过该导线与该晶圆中的一个或多个待测试硅通孔连接，该测试仪包含多个探针；其中，在上述多个探针与该测试焊盘电连接后，该测试仪，用于通过上述多个探针向该测试仪施加电压和/或电流，以根据获取到的电阻率确定一个或多个待测试硅通孔的连通率。能够在保证测试准确性的前提下，简化连通率测试结构，降低测试成本。本发明提供的集成电路连通

CN112731101B

CN112731101B权利要求书1/2页

2

1.一种集成电路连通率测试系统，其特征在于，应用于用于构成集成电路的晶圆，所述集成电路连通率测试系统包括：测试组件和测试仪，所述测试组件包括：位于所述晶圆的上表面和下表面的多个导线和多个测试焊盘，所述测试焊盘通过所述导线与所述晶圆中的一个或多个待测试硅通孔连接，所述测试仪包含多个探针；

其中，在所述多个探针与所述测试焊盘电连接后，所述测试仪，用于通过所述多个探针向所述测试焊盘施加电压和/或电流，以根据获取到的电阻率确定所述一个或多个待测试硅通孔的连通率；

所述多个测试焊盘包括设置于所述晶圆的上表面的多个上表面测试焊盘和设置于所述晶圆的下表面的多个下表面测试焊盘，所述下表面测试焊盘通过测试硅通孔穿过所述晶圆被电连接至所述上表面；每个所述导线连通所述上表面露出的每一列待测试硅通孔，并与所述上表面测试焊盘连接；每个所述导线连通所述下表面露出的每一行待测试硅通孔，并与所述下表面测试焊盘连接。

2.根据权利要求1所述的集成电路连通率测试系统，其特征在于，所述晶圆下方与基底键合，所述晶圆的下表面露出的每个待测试硅通孔具有键合焊点；

每个所述导线连通所述上表面露出的每一列待测试硅通孔，并与所述上表面测试焊盘连接；

每个所述导线连通所述下表面露出的每一行所述键合焊点，并与所述下表面测试焊盘连接。

3.根据权利要求2所述的集成电路连通率测试系统，其特征在于，在所述多个探针与所述测试焊盘电连接后，所述测试仪用于通过所述多个探针向所述测试焊盘施加电压或电流，以根据获取到的电阻率确定一个或多个所述键合焊点的连通率。

4.根据权利要求1所述的集成电路连通率测试系统，其特征在于，所述晶圆具有多组待测试硅通孔，每组待测试硅通孔包括两个通过位于所述晶圆的下表面的导线串联连接的待测试硅通孔，所述多个测试焊盘包括设置于所述晶圆的上表面的两个上表面测试焊盘组，每个上表面测试焊盘组包括两个互相连接的上表