CN113889537B 半导体器件及其制作方法 （北京芯可鉴科技有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利

(45)授权

(10)授权公告号CN113889537B公告日2022.03.04

(21)申请号202111482363.X

(22)申请日2021.12.07

(65)同一申请的已公布的文献号申请公布号CN113889537A

(43)申请公布日2022.01.04

(73)专利权人北京芯可鉴科技有限公司

地址102200北京市昌平区双营西路79号

院中科云谷园11号楼一层

专利权人北京智芯微电子科技有限公司

国网信息通信产业集团有限公司西安电子科技大学

(74)专利代理机构北京润平知识产权代理有限公司11283

代理人李红

(51)Int.CI.

H01L29/78(2006.01)

H01L21/336(2006.01)

H01L21/762(2006.01)

审查员张跃

(72)发明人赵东艳陈燕宁王于波付振

邵瑾曹艳荣刘芳钟明琛

张宏涛张龙涛任晨王敏

马毛旦张鹏

权利要求书2页说明书5页附图3页

(54)发明名称

半导体器件及其制作方法

(57)摘要

CN113889537B本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟

CN113889537B

A

CN113889537B权利要求书1/2页

2

1.一种半导体器件，包括栅电极、源电极和漏电极，其特征在于，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；

所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成；

所述第一隔离部为利用掩膜版在硅基衬底上刻蚀形成的凹槽，所述第二隔离部为利用所述掩膜版在所述硅基衬底上刻蚀形成的凸台，作为所述第一隔离部的凹槽内填充有硅氧化物；

所述第二隔离部设置于所述半导体器件的沿沟宽方向的沟道与所述浅槽隔离结构的界面处；

所述第二隔离部的深度小于所述第一隔离部的深度，所述第二隔离部的宽度小于所述第一隔离部的宽度，所述第二隔离部位于所述栅电极在所述浅槽隔离结构的投影范围内。

2.根据权利要求1所述的半导体器件，其特征在于，作为所述第一隔离部的凹槽内填充的硅氧化物为SiO?,作为所述第二隔离部的凸台的材料为Si(111)。

3.根据权利要求1所述的半导体器件，其特征在于，所述浅槽隔离结构设置有多个第二隔离部，多个所述第二隔离部均位于所述栅电极在所述浅槽隔离结构的投影范围内。

4.根据权利要求1所述的半导体器件，其特征在于，所述栅电极与所述源电极之间的间隙区域以及所述栅电极与所述漏电极之间的间隙区域覆盖钝化层。

5.一种半导体器件的制作方法，所述半导体器件为权利要求1-4中任一项权利要求所述的半导体器件，其特征在于，所述方法包括：

采用浅槽隔离工艺在硅基衬底上刻蚀出第一隔离部和第二隔离部形成浅槽隔离结构；在硅基衬底的除浅槽隔离结构之外的区域制作栅电极、源电极和漏电极；

所述采用浅槽隔离工艺在硅基衬底上刻蚀出第一隔离部和第二隔离部形成浅槽隔离结构，包括：

在硅基衬底上生长氧化物缓冲层；

在所述氧化物缓冲层上淀积氮化物保护层；

利用掩膜版刻蚀出凹槽作为第一隔离部和凸台作为第二隔离部；

在作为第一隔离部的凹槽内填充氧化物；

去除硅基衬底表面的氮化物保护层和氧化物缓冲层，形成表面平整的浅槽隔离结构。

6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述利用掩膜版刻蚀出凹槽作为第一隔离部和凸台作为第二隔离部，包括：

在所述氮化物保护层表面涂光刻胶；

将第一隔离部和第二隔离部的STI图形通过掩膜版转移到光刻胶上；

通过光刻胶的掩膜图形保护硅基衬底的对应第二隔离部的区域不被刻蚀，形成作为第二隔离部的凸台，未被光刻胶的掩膜图形保护的区域被刻蚀形成作为第一隔离部的凹槽。

7.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述在硅基衬底的除浅槽隔离结构之外的区域制作栅电极，包括：

在硅基衬底的除浅槽隔离结构之外的区域，由下而上