CN108766968A 一种低衬底损耗的体硅cmos结构及制作方法 （上海集成电路研发中心有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN108766968A

(43)申请公布日2018.11.06

(21)申请号201810563554.0

(22)申请日2018.05.24

(71)申请人上海集成电路研发中心有限公司地址201210上海市浦东新区张江高斯路

497号

申请人成都微光集电科技有限公司

(72)发明人王全刘林林曾绍海

(74)专利代理机构上海天辰知识产权代理事务所(特殊普通合伙)31275

代理人吴世华马盼

(51)Int.CI.

HO1L27/092(2006.01)

HO1L21/8238(2006.01)

权利要求书1页说明书4页附图4页

(54)发明名称

102一种低衬底损耗的体硅CMOS结构及制作方法

102

(57)摘要

CN108766968A本发明公开了一种低衬底损耗的体硅CMOS结构及其制备方法，该CMOS结构自下而上依次包括硅衬底、场区和有源区、第一介质层、无源器件区和第二介质层以及钝化层，所述有源区和场区位于同一水平面上，所述无源器件区和第二介质层位于同一水平面上；所述无源器件区位于所述场区的正上方，且所述无源器件区在水平方向上的面积小于场区在水平方向上的面积，位于所述无源器件区正下方的硅衬底背面含有特定图样的硅槽，且所述硅槽中填充绝缘介质材料。本发明提供的一种低衬底损耗的体硅CMOS结构及制

CN108766968A

CN108766968A权利要求书1/1页

2

1.一种低衬底损耗的体硅CMOS结构，其特征在于，自下而上依次包括硅衬底、场区和有源区、第一介质层、无源器件区和第二介质层以及钝化层，所述有源区和场区位于同一水平面上，所述无源器件区和第二介质层位于同一水平面上；所述无源器件区位于所述场区的正上方，且所述无源器件区在水平方向上的面积小于场区在水平方向上的面积，位于所述无源器件区正下方的硅衬底背面含有硅槽，且所述硅槽中填充绝缘介质材料。

2.根据权利要求1所述的一种低衬底损耗的体硅CMOS结构，其特征在于，所述硅槽穿透衬底并触及所述场区。

3.根据权利要求1所述的一种低衬底损耗的体硅CMOS结构，其特征在于，所述硅槽为体积相等的长方体。

4.根据权利要求3所述的一种低衬底损耗的体硅CMOS结构，其特征在于，三个平行的硅槽形成一个硅槽组，所述硅槽组按照水平和垂直方向交替排列。

5.根据权利要求4所述的一种低衬底损耗的体硅CMOS结构，其特征在于，所述硅槽组的间隙中分布硅孔，所述硅孔的形状为水平截面为正方形的长方体，所述硅孔在水平截面上的面积小于所述硅槽在水平截面上的面积。

6.根据权利要求3所述的一种低衬底损耗的体硅CMOS结构，其特征在于，所述硅槽按照水平方向或者垂直方向等间距地排列。

7.根据权利要求1所述的一种低衬底损耗的体硅CMOS结构，其特征在于，所述绝缘介质材料为树脂材料或硅氧化物。

8.根据权利要求1所述的一种低衬底损耗的体硅CMOS结构，其特征在于，所述第一介质层为金属介质层和金属间介质层交替叠加形成。

9.一种制作权利要求1所述低衬底损耗的体硅CMOS结构的方法，其特征在于，包括如下步骤：

S01:在硅衬底上表面形成位于同一水平面上的场区和有源区，在场区和有源区上形成第一介质层，在第一介质层上方形成位于同一水平面上的无源器件区和第二介质层，所述无源器件区位于场区的正上方，且所述无源器件区在水平方向上的面积小于场区在水平方向上的面积，在所述无源器件区和第二介质层的正上方沉积一层钝化层；

SO2:在硅衬底背面进行光刻刻蚀，形成位于无源器件区正下方的硅衬底背面的硅槽；

S03:在硅衬底背面的硅槽中填充绝缘介质材料。

10.根据权利要求9所述的一种低衬底损耗的体硅CMOS结构的制作方法，其特征在于，所述步骤SO3中填充绝缘介质材料之后采用平坦化工艺去除多余的绝缘介质材料，并对硅槽中的绝缘介质材料进行低温退火。

CN108766968A说明书1/4页

3

一种低衬底损耗的体硅CMOS结构及制作方法

技术领域

[0001]本发明涉及半导体集成电路领域，具体涉及一种