CN110429138A 具有部分氮化镓-硅半导体材料异质结的umosfet及其制作方法 （西安电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN110429138A

(43)申请公布日2019.11.08

(21)申请号201910754067.7

(22)申请日2019.08.15

(71)申请人西安电子科技大学

地址710071陕西省西安市太白南路2号

(72)发明人段宝兴杨鑫王夏萌张一攀杨银堂

(74)专利代理机构西安智邦专利商标代理有限公司61211

代理人胡乐

(51)Int.CI.

HO1L29/78(2006.01)

HO1L29/267(2006.01)

HO1L29/06(2006.01)

HO1L21/336(2006.01)

权利要求书2页说明书4页附图1页

(54)发明名称

具有部分氮化镓/硅半导体材料异质结的U-MOSFET及其制作方法

(57)摘要

CN110429138A本发明提出了一种具有部分氮化镓/硅半导体材料异质结的U-MOSFET及其制作方法。该U-MOSFET器件主要特点是将氮化镓材料与硅材料相结合形成异质结，以氮化镓衬底和N型氮化镓外延层整体的凸字型结构表面为基础形成N型硅外延层，N型硅外延层的中间区域刻蚀形成凹槽，凹槽的宽度小于N型氮化镓外延层的宽度，凹槽底部深入N型氮化镓外延层上部中间区域，凹槽深度大于P型基区与N型硅外延层之间PN结的深度；利用氮化镓半导体材料的高临界击穿电场特性，通过击穿点转移将器件槽栅拐角处栅氧的强

CN110429138A

11

CN110429138A权利要求书

CN110429138A

2

1.具有部分氮化镓/硅半导体材料异质结的U-MOSFET,其特征在于，包括：

氮化镓材料的N+型衬底(10);

N型氮化镓外延层(8),位于所述N+型衬底(10)上表面中间区域，与N+型衬底(10)整体构成凸字型结构；

基于凸字型结构表面形成的N型硅外延层(9),N型硅外延层(9)的上部左、右两端区域分别形成P型基区(7),每一处P型基区(7)中形成N+型源区(2)和P+沟道衬底接触(1)以及相应的沟道；

所述N型硅外延层(9)的中间区域刻蚀形成凹槽，凹槽的宽度小于N型氮化镓外延层(8)的宽度，凹槽底部深入N型氮化镓外延层(8)上部中间区域，凹槽深度大于P型基区(7)与N型硅外延层(9)之间PN结的深度；

栅氧化层(6),覆盖所述凹槽的内壁；

栅极，填充于所述栅氧化层(6)内；

钝化层(4),覆盖所述栅极(3)的上表面；

源极(5),覆盖P+沟道衬底接触(1)与N+型源区(2)相接区域的上表面；两处源极(5)共接；

漏极(11),位于所述N+型衬底(10)下表面；

所述N型氮化镓外延层(8)和N型硅外延层(9)的厚度和掺杂浓度由器件的耐压要求决定，其中，N型氮化镓外延层(8)和N型硅外延层(9)的掺杂浓度低于N+型衬底(10)的掺杂浓度。

2.根据权利要求1所述的具有部分氮化镓/硅半导体材料异质结的U-MOSFET,其特征在于：两处源极(5)通过覆盖于钝化层(4)上表面的同材料金属连成一体。

3.根据权利要求1所述的具有部分氮化镓/硅半导体材料异质结的U-MOSFET,其特征在于：所述凹槽底部深入N型氮化镓外延层(8)上部中间区域，相应的N型氮化镓外延层(8)刻蚀深度Ln为0.5μm～2μm。

4.根据权利要求1所述的具有部分氮化镓/硅半导体材料异质结的U-MOSFET,其特征在于：所述N型硅外延层(9)是通过异质外延技术或键合技术在N+型衬底(10)和N型氮化镓外延层(8)上表面形成的；所述P型基区(7)及其N+型源区(2)和P+沟道衬底接触(1),是在N型硅外延层(9)上部采用离子注入技术形成的。

5.根据权利要求1所述的具有部分氮化镓/硅半导体材料异质结的U-MOSFET,其特征在于：所述N型硅外延层(9)和N型氮化镓外延层(8)的掺杂浓度比N+型衬底(10)的掺杂浓度小4-6个数量级。

6.根据权利要求1所述的具有部分氮化镓/硅半导体材料异质结的U-MOSFET,其特征在于：所述N型硅外延层(9)的掺杂浓度为1×101?~3×101?,N型氮化镓外延层(8)的掺杂浓度为3×101?~6×101?cm?3。

7.根据权利要求1所述的具有部分氮化镓/硅半导体材料异质结的U-MOSFET,其特征在于：所述栅极(3)为多晶硅栅极，所述源极(5)为金属化源极，漏极(11)为金属化漏极