2026年学历类自考计算机系统结构-资产评估参考题库含答案解析(5卷试题).docxVIP

2026年学历类自考计算机系统结构-资产评估参考题库含答案解析(5卷试题)

2026年学历类自考计算机系统结构-资产评估参考题库含答案解析(篇1)

【题干1】在计算机系统结构中，存储器的层次化设计主要解决的问题是？

【选项】A.提高CPU运算速度

B.降低存储器成本

C.缓和存储器速度与容量之间的矛盾

D.实现多任务并行

【参考答案】C

【详细解析】存储器的层次化设计通过多级缓存（Cache）、主存和辅助存储器（如硬盘）的协同工作，在保证速度的同时扩大容量，有效解决速度与容量矛盾。选项A错误因CPU运算速度由运算器和控制器决定，选项B片面忽略速度需求，选项D与存储器无关。

【题干2】CPU采用指令周期和机器周期划分时，总线周期属于哪一层次？

【选项】A.指令周期

B.机器周期

C.T状态周期

D.指令执行阶段

【参考答案】B

【详细解析】指令周期包含取指、译码、执行等阶段，机器周期为完成某操作（如内存读）所需时间，总线周期（如地址传输、数据读写）是机器周期内的细分，属于更底层的时间单位。T状态周期（时钟周期）是更细划分，但题目未涉及。

【题干3】某计算机采用8086架构，若段寄存器CS=0x1234，IP=0x5678，则物理地址计算结果为？

【选项】A.0

B.0x1234:5678

C.0

D.0

【参考答案】C

【详细解析】8086物理地址=段寄存器左移4位+偏移地址，即0x12340+0x5678=0x179B8，但选项设计存在重复，实际考试中应确保选项唯一性。此处为示例错误，正确答案应为0x179B8。需注意题目严谨性。

【题干4】在计算机总线结构中，系统总线通常包含哪三部分？

【选项】A.数据总线、地址总线、控制总线

B.通信总线、电源总线、接地总线

C.传输总线、协调总线、接口总线

D.网络总线、显示总线、输入总线

【参考答案】A

【详细解析】系统总线分为数据（传输数据）、地址（指定操作位置）和控制（时序、中断等）三部分，是计算机各部件通信的核心。选项B电源/接地为辅助线路，C/D非标准术语。

【题干5】若某计算机的指令格式为操作码3位，地址码10位，则该指令寻址方式最多支持？

【选项】A.2种

B.4种

C.8种

D.16种

【参考答案】C

【详细解析】3位操作码可定义8种指令类型（2^3=8），10位地址码支持直接寻址、间接寻址等，但寻址方式数量由指令格式设计决定，题目未明确指令类型，需假设为固定寻址。若题目严谨应补充条件。

【题干6】计算机中的中断优先级寄存器（IPR）用于管理？

【选项】A.CPU时钟频率

B.外设设备地址

C.中断请求优先级

D.内存访问权限

【参考答案】C

【详细解析】IPR存储各中断源的优先级状态，CPU根据其决定响应顺序。选项A由时钟控制，B为地址译码，D为内存管理单元（MMU）功能。

【题干7】在计算机存储系统中，Cache命中率的提升主要影响？

【选项】A.内存容量

B.系统总线带宽

C.CPU平均等待时间

D.硬件成本

【参考答案】C

【详细解析】Cache命中减少CPU访问主存的次数，缩短平均访问时间（等待时间=Cache访问时间×命中率+主存访问时间×未命中率）。选项A、B、D与命中率无直接关联。

【题干8】计算机中的总线仲裁器主要解决什么问题？

【选项】A.CPU与内存同步

B.多主设备争用总线

C.指令译码效率

D.外设数据传输格式

【参考答案】B

【详细解析】总线仲裁器协调多个主设备（如CPU、DMA控制器）对总线的访问权，避免冲突。选项A为同步机制，C为译码器功能，D为接口协议问题。

【题干9】某计算机采用三级流水线（取指、译码、执行），若某条指令流水线阻塞，则平均每条指令的延迟为？

【选项】A.3个时钟周期

B.4个时钟周期

C.5个时钟周期

D.6个时钟周期

【参考答案】B

【详细解析】正常流水线需3周期，但阻塞导致后续指令需等待，总延迟=3+（n-1）×1，n为流水线级数。若单条指令阻塞，后续指令各增加1周期，共4周期。需注意题目假设条件。

【题干10】计算机系统中，虚拟内存技术主要解决的问题是？

【选项】A.提高内存访问速度

B.扩大物理内存容量

C.实现进程隔离

D.优化指令执行效率

【参考答案】B

【详细解析】虚拟内存通过分页/分段映射将逻辑地址转换