CN1947233A 制作电容器的方法及包含此种电容器的单片式集成电路 （英飞凌科技股份公司）.docxVIP

[19]中华人民共和国国家知识产权局

[12]发明专利申请公布说明书

[21]申请号200580013372.7

[51]Int.Cl.

HO1L21/329(2006.01)

HO1L27/082(2006.01)

[43]公开日2007年4月11日[11]公开号CN1947233A

[22]申请日2005.2.23

[21]申请号200580013372.7

[30]优先权

[32]2004.3.2[33]SE[31]0400504-7

[86]国际申请PCT/SE2005/0002512005.2.23

[87]国际公布WO2005/083768英2005.9.9

[85]进入国家阶段日期2006.10.27

[71]申请人英飞凌科技股份公司地址德国慕尼黑

[72]发明人T·约翰逊

[74]专利代理机构中国专利代理(香港)有限公司代理人张雪梅张志醒

权利要求书3页说明书6页附图3页

[54]发明名称

制作电容器的方法及包含此种电容器的单片式集成电路

[57]摘要

一种用于制作单片式集成SOI衬底电容器的方法包括如下步骤：形成绝缘沟槽(14),所述绝缘沟槽(14)向下延伸至绝缘体(11)并环绕SOI结构的单晶硅(13)的区域(13′),对所述单晶硅区域进行掺杂，在所述单晶硅区域的一部分上形成优选为氮化物的绝缘层区域(17),在所述绝缘层区域(17)上形成掺杂的硅层区域(18),以及在所述单晶硅区域上形成绝缘的外部侧壁间隔物(61),其中所述外部侧壁间隔物环绕所述掺杂的硅层区域以在所述掺杂的硅层区域与所述单晶硅区域的暴露部分之间提供隔离。所述单晶硅区域(13)、所述绝缘层区域(17)及所述掺杂的硅层区域(18)构成所述电容器的下部电极、电介质及上部电极。

200580013372.7权利要求书第1/3页

2

1、一种用于制作单片式集成SOI衬底电容器的方法，其特征在于如下步骤：

-在设置于绝缘材料层(11)的顶部上的硅单晶层(13)中形成填充有绝缘材料的沟槽(14),其中所述沟槽向下延伸至所述绝缘材料层，并环绕所述硅单晶层的区域(13′),

一对所述硅单晶层的所述区域进行掺杂，

-在所述硅单晶层的所述区域的一部分的顶部上形成绝缘材料的层区域(17′),

-在所述绝缘材料的层区域(17′)的顶部上形成掺杂硅的层区域

(18),以及

-在所述硅单晶层的所述区域的顶部上形成绝缘材料的外部侧壁间隔物(61),其中所述外部侧壁间隔物环绕所述掺杂硅的层区域以在所述掺杂硅的层区域与所述硅单晶层的所述区域的暴露部分之间提供隔离，其中

一所述硅单晶层的所述区域(13′)、所述绝缘材料的层区域(17′)及所述掺杂硅的层区域(18)构成所述单片式集成SOI衬底电容器的下部电极、电介质及上部电极。

2、如权利要求1所述的方法，其中所述绝缘材料的层区域(17′)为氮化物层区域。

3、如权利要求1或2所述的方法，其中对所述掺杂硅的层区域

(18)的上表面及所述硅单晶层的所述区域的所述暴露部分进行硅化处理(62、63)。

4、如权利要求1或2所述的方法，其中在所述单晶层的所述区域的所述暴露部分的顶部上形成另一掺杂的硅层区域(71)及绝缘材料的外部侧壁间隔物(72),所述外部侧壁间隔物环绕所述另一掺杂的硅层区域(71)。

5、如权利要求4所述的方法，其中对所述掺杂硅的层区域(18)的所述上表面及所述另一掺杂的硅层区域(71)进行硅化处理(62、73)。

6、如权利要求4或5所述的方法，其中所述掺杂硅的层区域(18)与所述另一掺杂的硅层区域(71)形成为在横向上隔开一段距离，其

200580013372.7权利要求书第2/3页

3

相似于或短于对应于所述外部侧壁间隔物(61、72)的宽度之和的距离。

7、如权利要求4-6中的任一项所述的方法，其中采用双极或BiCMOS工艺制作所述单片式集成SOI衬底电容器，且所述另一掺杂的硅层区域(71)与双极晶体管的发射极层区域是同时形成的。

8、如权利要求1-7中的任一项所述的方法，其中采用双极或BiCMOS工艺制作所述单