CN100585833C 制作用于cmos器件的自对准双应力衬里的方法和结构 （国际商业机器公司）.docxVIP

[19]中华人民共和国国家知识产权局

[12]发明专利说明书

专利号ZL200610004266.9

[51]Int.Cl.

HO1L21/8238(2006.01)

HO1L27/092(2006.01)

[45]授权公告日2010年1月27日[11]授权公告号CN100585833C

[22]申请日2006.2.13

[21]申请号200610004266.9

[30]优先权

[32]2005.3.1[33]US[31]10/906,669

[73]专利权人国际商业机器公司地址美国纽约

共同专利权人高级微型器件公司

[72]发明人朱慧珑钟汇才埃芬迪·利奥班登

[56]参考文献

CN1499634A2004.5.26

WO2004/049406A12004.6.10CN1445838A2003.10.1

CN1574399A2005.2.2

US6653181B22003.11.25

US2003/0040158A12003.2.27

US5936300A1999.8.10审查员刘晓燕

[74]专利代理机构中国国际贸易促进委员会专利商标事务所

代理人王永刚

权利要求书4页说明书11页附图22页

[54]发明名称

制作用于CMOS器件的自对准双应力衬里的方法和结构

[57]摘要

一种制作用于CMOS器件的自对准双应力衬里的方法，该方法包括：在第一极性类型的器件和第二极性类型的器件上方制作第一类型的应力层，以及在第一类型的氮化物层上方制作牺牲层。在第二极性类型的器件上方的部分第一类型的应力层和牺牲层被图案化和去除。在第二极性类型的器件上方和在第一极性类型的器件上牺牲层的剩余部分上方制作第二类型的应力层，使得第二类型的应力层被制作成在水平表面上方比在侧壁表面上方厚度更大。去除侧壁表面上的部分第二类型的应力衬里，以及去除第一极性类型的器件上方的部分第二类型的应力衬里。

200610004266.9权利要求书第1/4页

2

1.一种制作用于互补金属氧化物半导体器件的自对准双应力衬里的方法，该方法包括：

在第一极性类型的器件和第二极性类型的器件上方制作第一类型的应力层；

在所述第一类型的应力层上方制作牺牲层；

图案化并去除所述第二极性类型的器件上方的所述第一类型的应力层和所述牺牲层的一部分；

在所述第二极性类型的器件上方和在所述第一极性类型的器件上所述牺牲层的剩余部分上方制作第二类型的应力层，使得所述第二类型的应力层被制作成在水平表面上方比在侧壁表面上方厚度更大；

去除侧壁表面上的所述第二类型的应力层的一部分；以及

去除所述第一极性类型的器件上方的所述第二类型的应力层的

一部分。

2.根据权利要求1的方法，其中所述第一类型的应力层是张应力氮化物层，所述第二类型的应力层是压应力氮化物层。

3.根据权利要求2的方法，其中所述第一极性类型的器件是NFET器件，所述第二极性类型的器件是PFET器件。

4.根据权利要求3的方法，其中在去除所述张应力氮化物层期间，去除与所述PFET器件相关的至少一部分侧壁隔层材料。

5.根据权利要求3的方法，其中所述牺牲层还包括厚度至少1000埃的厚氧化物层。

6.根据权利要求5的方法，其中去除所述NFET器件上方的所述压应力氮化物层的一部分还包括：

在互补金属氧化物半导体器件的NFET和PFET区域二者上方制作薄氧化物层，所述薄氧化物层被制作成50埃至100埃的厚度；

图案化并蚀刻所述NFET区域上方的一部分所述薄氧化物层；以

及

200610004266.9权利要求书第2/4页

3

采用所述厚氧化物层作为蚀刻停止层，去除所述NFET器件上方的所述压应力氮化物层的剩余部分。

7.根据权利要求6的方法，其中所述薄氧化物层被图案化成部分地与所述NFET器件上方的所述压应力氮化物层重叠，从而在去除所述NFET器件的所述压应力氮化物层之后产生氧化物尖端。

8.根据权利要求7的方法，还包括去除所述薄氧化物层的至少所述氧化物尖端部分。

9.根据权利要求3的方法，其中所述牺牲层还包括：

被制作成50埃至100埃的厚度的第一薄氧化物层